Запоминающее устройство с само-контролем

Запоминающее устройство с само-контролем

Иллюстрации

Показать все

Реферат

 

ti 836682

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Coee TcMllx

Социалистических республик (6l ) Дополнительное к авт. свид-ву (И)М. Кл. (22) Заявлено 03.07.79 (21) 2790739/l8-24

Gll С 29/00 с присоединением заявки М

Ввударстнннныб квинтет

CCCP ао аеазм нэнбретеннй н етнрытнй (23) Приоритет (53) УД1(68l. .327(088.8) Опубликовано 07.06.81, бюллетень М 21.

Дата опубликования описания lp 06 8l (72) Автор изобретения

Б. В. Барашенков (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С САМОКОНТРОЛЕМ

Изобретение относится к области за: поминающих устройств.

Известны запоминаюшие устройства (ЗУ), используюшне принцип суммирования информации для контроля правильно S сти ее считывания (l,21 .

Одно из известных устройств требует прерывания внешнего обрашения на время проведения контроля массива при упорядоченной адресации всего контролируемого 1О массива ЗУ

В этом устройстве не учитывается характер внешних обрашений, предшествующих циклу контроля массива информации, что требует проведения независимого цикла контроля, соответствуюшего прерывания работы внешних устройств и снижает производительность контроля.

Из известных устройств наиболее близким техническим решением к изобретению э является ЗУ с самоконтролем, содержашее первый накопитель, первый сумматор, псрвые входы которых подключены к шине записи, а вторые зходы - к шине

"запись читывание, выход первого накопителя соединен с третьим входом первого сумматора, четвертый вход которого соединен с первым выходом блока управления, а пятый вход - с первым входом блока управления и шиной сброса, третий вход первого накопителя соединен с адресной шиной, четвертый — с шиной обрашения, второй накопитель, первые и вторые входы которого соединены соответственно с третьим и четвертым входами нервого накопителя, третий и четвертый входы соответственно соединены со вторым и третьим выходами блока управления, в орой сумматор, первый вход которого соединен с выходом второго пако» пителя, второй вход — с выходом первого сумматора, третий - с выходом первого накопителя, счетчик, вход которого соединен с выходом блока управления, а выход - с третьим его входом P2).

Такая структура устройства позволяет

Ь ряде случае (при обрашенни ко всему массиву с произвольной адресацией в про« .

6682 4

3 83 цессе работы устройства) завершить цикл контроля. B этом устройстве, в случае, если хотя бы к одному адресу из проверяемого массива не было обращения, требуется проводить отдельный цикл контроля всего массива. Это снижает быстродействие устройства в процессе контроля.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в ЗУ с самоконтролем, содержащее адресный накопитель, сумматоры и блок управления, причем один из управляющих и информационный входы адресного накопителя подключены соответственно к первому и второму входам первого сумматора, выход адресного накопителя соединен с третьим входом первого сумматора и с первым входом второго сумматора, второй вход которого соединен с выходом первого сумматора, первый вход блока управления подключен к выходу второго сумматора, одни из выходов блока управления соединены с установочными входами сумматоров, введены ассоциативный накопитель, и элементы И. Входы ассоциативно. го накопителя подключены соответственно к выходам элементов И и адресным входам адресного накопителя и другим выходам блока управления, а выходы— соответственно ко вторым входам второго сумматора и блока управления и первым входам элементов И, вторые входы которых соединены с другим управляющим входом адресного накопителя, а третьи входы являются адресными входами устройства.

В первом цикле контроля в накопитель

2 записывается код «l", и производится поиск кода «О". Адрес ячейки, в которой хранится код «О», вырабатывается накопителем 2 на выходе, связанном с элементами И 6. Адрес ячейки, в которой записывается код "l", формируется на

5$ выходах элементов И 6.

При наличии внешнего обращения На выходе элементов И 6 устанавливается код адреса швы 7, а при отсутствии обрашеНа чертеже приведена структурная:. схема предложенного устройства, Устройство содержит адресный накопитель l, ассоциативный накопитель 2, первый сумматор 3, второй сумматор 4, блок управления 5, элементы И 6, адресные шины 7, являющиеся адресными входами устройства, шину признака запись— считывание 8, шину обращения 9, число.в. вую входную шину 10, числовую выходную шину ll, шину начальной установки l2, шину сигнала ошибки l3 и шину сигнала конца контроля 14, Выходы накопителя l и сумматора 4 подключены соответственно к первым входам сумматора 4 и блока 5. Входы накопителя 2 подключены соответственно к выходам элементов И 6 и адресным входам накопителя 1 и к одним из выходов блока 5; а выходы соответственноко вторым входам сумматора 4 и блока 5

1о

15 го

25 зо

45 и первым входам элементов И 6, вторые входы которых соединены с одним из управляющих входов накопителя l, а третьи входы являются адресными входами устройства.

Накопитель 1 обеспечивает запись, считывание и хранение информации. Накопитель 2 допускает ассоциативный поиск, адресную запись и считывание информации: элементы И 6 пропускают код внешнего адреса шины при наличии обращения к ЗУ по шине 9 или код адреса ячейки ассоциативного накопителя 2, полученный в результате поиска при отсутствии обращения; сумматоры 4 и 3 образуют значения основной и разностной значений контрольных сумм, полученных в процессе считывания иврормации накопителей l,2. Блок управления 5 обеспечивает синхронизацию работы устройства.

Устройство работает следующим образом, Предварительно, перед началом работы производится заполнение накопителей l и 2 кодами «О", для чего на адресную внешнюю шину 7 подаются последовательно коды адресов, на шину обращения 9 — сигнал обращения к ЗУ, а на числовую входную шину l0 и на числовой вход накопителя 2 — от блока управления 5 код .«О".

Затем сигналом по шине начальной установки l2 через блок управления 5 сумматоры 3 и 4 приводятся в начальное состояние соответствующее началь« ному нулевому заполнению накопителя l .

В каждом такте накопитель l, в зависимости от признака операции на шине признака запжи-считывания 8, и шина обращения 9 рафотает в режиме только считывания или: считывания — записи информации, а накопитель 2 — в режиме считывания — записи — поиска информации в каждом такте, причем характер поиска и записи (поиск «О или « l", запись «О« или " l) определяется блоком 5.

5 8 ния — код адреса ячейки, подготовленной накопителем 2 в предыдушем такте.

При записи в накопитель 1 производится вычисление разности записываемой и считываемой из ячейки. информации с помошью сумматора 3, который накапливает значение разности.

Все ячейки, адреса которых постуца на адресные входы накопителей l и 2, отмечаются" записью "1" в накопитель

Информация, считываемая из накопителя 1 на числовую выходную шину ll, поступает в сумматор 4 в том случае, если к рассматриваемой ячейке производится первое обращение в рассматриваемом цикле контроля.

Признаком этого является код "О, считываемый из накопителя 2 на его выход, связанный с входом сумматора 4.

В первом цикле контроля код "0 является разрешением для проведения суммирования в сумматоре 4.

В каждом такте в накопителе 2 производится поиск ячеек, храняших код О,"

Адреса таких ячеек формируются схемами выборки многозначного ответа накопителя 2 в конце каждого такта.

Если в последуюшем такте отсутствует внешнее обращение, информация накопителя l считывается Ilo адресу, образованному накопителем 2, на вход сумматора 4 для проведения операции суммирования.

Отсутствие в накопителе ячеек, хранящих код "0, означает окончание первого цикла контроля, что отмечается появлением сигнала на шине сигнала конца контроля 14, связанной с блоком управления 5, который анализирует состояние сумматор 4. При правильном считывании информации состояние сумматора 4 должно быть нулевым, так как накопитель l предварительно заполнялся кодами "0".

36682 6 копителя l является код l на числовом выходе накопителя 2 .

Блок управления 5 настраивает сумматор 4 для проведения операции суммирования при наличии разрешения в виде кое да «1» на входе сумматора 4, а накопитель 2 опрашивается на наличие кода "l в его ячейках.

2, IQ

В случае нулевого состояния сумматора 4 блок управления 5 выдает сигнал ошибки на шину 13 сигнала ошибки.

При нулевом состоянии сумматора 4 происходит передача содержимого сумматора 3 в сумматор 4 для проведения следуюшего второго цикла суммирования.

Установка сумматора 4 производится содержимым сумматора 3 таким образом, чтобы при правильном .- считывании информации его состояние в конце цикла суммирования было нулевым.

Во втором цикле суммирования приз« наком первого обрашения к ячейке наУстройство работает аналогично работе в первом цикле контроля.

Таким образом, использование ассоциативного накопителя для избирательКОГО формирования aIIpecos ячеек, не llpo" шедших контроль при внешних обращениях к ЗУ, обеспечивает повышения час, тоты контроля в процессе функционирования ЗУ, а также позволяет сократить время прерывания обращения внешних устройств к ЗУ для проведения операции контрольного суммирования информации при ограничении на минимально допустимую частоту контроля.

Формула изобретения

Запоминающее устройство с самоконтролем, содержашее адресный накопитель, сумматоры и блок управления, причем один из управляюших и информационный

35 входы адресного накопителя подключены соответственно к первому и второму входам первого сумматора, выход адресного накопителя соединен с третьим входом первого сумматора и с первым входом второго сумматора, второй вход которого соединен с выходом первого сумматора, первый вход блока управления подключен к выходу второго сумматора; а одни из выходов блока управления соеДинены с установочными входами сумматоров, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия устройства, оно содержит ассоциативный накопитель и элементы И, причем входы ассоциативного накопителя подключены соответственно к выходам элементов И и адресным входам адресного накопителя и другим выходам блока управления, а выходы-соответственно ко вторым входам второго сумматора и блока управления и первым входам элементов И, вторые входы которых соединены с другим управляющим входом адресного

7 836682 накопителя, а третьи входы явлжотся ад ресными входами устройства.

Составитель В. Рудаков

Техред Н.Вабурка Корректор С. Щомак

Редактор ll. Утехина

Заказ 3l22/39 Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113036, Москва, Ж-38, Раушская наб., д, 4/5

Филиал ППП "Патент, r, Ужгород, ул. Проектная, 4

Источники информапии, принятые во внимание при экспертизе

l. Патент @ранпии _#_e 2199897, za. 6 ll С 29/ОО, отблик. l974.

2; Авторское свидетель .тво СССР по заявке Ж 26638l8,. кл. G l l С 29/00, l978 (проютип)