Блок регенерации информации для ди-намического запоминающего устройства

Блок регенерации информации для ди-намического запоминающего устройства

Иллюстрации

Показать все

Реферат

 

Союз Советск ии

Социапистическиа

Республик

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (iii838755 (61) Дополнительное к авт. свид-ву (22) Заявлено 19. 07. 79 (21) 2799745/1 8-24 с присоединением заявки,% (23) Приоритет (51)M. Кд.

Q 11 С 11/40

Йкудвретееииьй комитет

СССР ае делам иаабаетеиий н отерытий

Опубликовано 15.06.8). Бюллетень Ж 22

Дата опубликования описания 17.06.81 (53) УДК 681. 327. .6 (088. 8) (72) Авторы изобретения

Н. А. Подопригора и Т. Я. Маме ов

/

Московский институт электронн8щ техники (71) Заявитель (54) БЛОК РЕГЕНЕРАЦИИ ИНФОРМАЦИИ ДЛЯ ДИНАМИЧЕСКОГО

ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Изобретение относится к вычислительной технике, в частности к полу- . проводниковым запоминающим устройствам.

Известны блоки регенерации информации для динамического запомина-

5 ющего устройства, одним из которых является блок регенерации, содержащий пару дифференциальных транзисторов, .позволяющих по регенерационному входу

10 обеспечить усиление сигнала считываемой информации

Недостатком этого блока является низкое быстродействие.

Наиболее близким к предлагаемому

15 является блок регенерации, содержащий два дифференциальных и-р-и транзистора, миттеры которых подключены к источнику тока, база второго дифференциального и-р-и транзистора подключе20 на к источнику опорного напряжения, а коллектор — к базе первого дифференциального и-р-и транзистора, которая соединена с входной шиной и с коллектором третьего р-и-р транзистора, база которого соединена с коллектором первого и-р-и транзистора, а эмиттер — с источником напряжения, к которому подсоединен коллектор четвертого и-р-и транзистора восстановления потенциала, эмиттер которого подключен к входной шине, а база — к источнику сигнала восстановления потенциала P2).

Однако в процессе работы блока происходит насыщение р-и-р и первого дифференциального и-р-и транзисторов, т.е. происходит прямое смещение центрального р-и перехода четырехслойной структуры, выполняющей роль этих транзисторов. После восстановления потенциала регенерационного входа необходимо определенное время для того, чтобы рассосался избыточный заряд в базах насьпцающихся транзисторов. Если схема регенерации вновь включена раньше йекоторого времени, то это приведет к неправильному ее функционированию.

Цель изобретения — увеличение быстродействия блока регенерации.

Указанная цель достигается тем, чта в блок регенерации введен пятый и-p-n транзистор восстановления потенциала, база ко-.араго подключена к источнику сигнала восстановления потенциала, эмиттер — к коллектору первого дифференциального n-p-и транзистора, а коллектор — к источнику напряжения, 1

На чертеже представлена электри— ческая схема блока регенерации. 15

Блок содержит первый дифференци,альный n-p-и транзистор 1, второй дифференциальный транзистор 2, третий р-и-р транзистор 3, четвертый и-р-и транзистор восстановления потенциала 4, пятый и-р-и транзистор восстановления потенциала 5, входную шину 6, источник 7 напряжения, источник 8 опорного напряжения, источник 9 сигнала восстановления потенциала, 25 источник 10 тока.

Предлагаемое устройство работает слер ующим образом.

В режиме покоя ток источника 10 тока равен нулю, а напряжение источника 9 сигнала восстановления потенциала имеет высокий логический уровень, Напряжение на центральном р-и переходе четырехслойной структуры, об35 разующей транзисторы 1 и 3, равна нулю. Перед тем, как на входную шину б подан сигнал, подлежащий усилению (регенерации), напряжение на базе транзисторов 4 и 5 понижается так, 40 что их змиттерные р-и перехоцы смещаются в обратном направлении. Напряжение на регенерацианном входе сравнивается с опорным напряжением 8. Включается источник 10 така. Ксли напряжение на входе оказалось меньше опорного, то включается транзистор 2 и эа счет его коллекторного тока понижается потенциал на входе схемы, т.е. еще больше увеличивается разность меж50 ду входным и опорным напряжением. Если напряжение на входе 6 оказалось выше опорного 8, то включаются тран-, зисторы I и 3. Коллекторный ток транзистора 3 повышает потенциал на входе 6 и происходит усиление (регенерация) входного напряжения. При этом транзисторы 1 и 3 входят в насыщение или, что то же самое, смещается в пря5 1 мом направлении центральный p-n перехад их четырехслойной структуры. При этом, если в процессе регенерации включились транзисторы 1 и 3, то за счет эмиттеров транзисторов 4 и 5 происходит принудительное установление напряжения на центральном р и переходе четырехслойной структуры транзисторов I и 3 равном кулю и тем самым существенно сокращается время рассасывания избыточного заряда, а следовательно, увеличивается максимальная ча.стота функционирования cxema. Роль î" îèõ транзисторов восстановления потенциала может выполнить один двухэмиттерный транзистор.

Таким образом, предлагаемая схема блока регенерации информации динамического ЗУ за счет введения и-р-и транзистора восстановления потенциала 5 и подключения ега .миттера к базе р-и-р транзистора 3, базы к ба. зе и-р-и транзистора 4 и коллектора к источнику напряжения 7 увеличивает быстродействие блока регенерации по сравнению с известными аналогичными техническими решениями.

Формула изобретения

Блок регенерации информации для динамического запоминающего устройства, содержащий два дифференциальных п-р-и транзистора, эмиттеры которых подключены к источнику тока, база второго дифференциапьного и-р"и транзистора годключена к источнику опорного напряжения, а коллектор — к базе первого дифференциального и-р-и транзистора, которая соединена с входной шиной и с коллектором третьего р-и-р транзистора, база которого соединена с коллектором первого и-p-n транзистора, а змиттер — с источником напряжения, к которому подсоединен коллектор четвертого и-р-и транзистора восстановления потенциала, эмиттер которого подключен к входной шине, а база — к источнику сигнала восстановления потенциала, о т л и ч а ю шийся тем, что, с целью увеличения быстродействия блока, он содержит пятый и-р-п транзистор восстановления потенциала, база которага подключена к источнику сигнала восстановления потенциала, эмиттер — к коллектору первого дифференциального и-р" и транзистора, а коллектор - к источнику напряжения.

Источники информации, принятые во внимание при экспертизе

I. Патент США Р 3.8!8.463, кл. 340-173, опублик, 1973.

2. IEE International Solid-State

I:Ircults conference. 1978, р. 154 (прототип).

Составитель В. Вакар

Редактор М. Петрова Техред Е Гав илешко Корректор С. Шекмар

Заказ 4462/76 Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4