Способ аналого-цифрового преоб-разования и устройство для егоосуществления

Способ аналого-цифрового преоб-разования и устройство для егоосуществления

Иллюстрации

Показать все

Реферат

 

Союз Советскмк

Социалистических

Республик.ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Ф"1

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 1709.79 (21) 2820568/18-21 (з1) м. к.

Н 03 К 13/20 с присоединением эвявкм HP

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет

Опубликовано 1506,81. Бюллетень Йо 22

Дата опубликования опмсания 15.06.81 (53) ЮК 681.325 (088.8) (54) СПОСОБ AHAJIOI Î-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ

И УСТРОИСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

Изобретение относится к цифровой электроизмерительной технике и может найти применение при построении интегрирующих аналого-цифровых преобразователей.

Известен способ аналого-цифрового преобразования двухтакт ным интегрированием, основанный на интегрировании входного напряжения в течение первого такта длительностью, кратной периоду сетевой помехи, с последукщим интегрированием опорного напряжения обратной полярности во втором такте и квантованием импульсами образцовой частоты интервала времени второго такта (11.

Недостатком этого способа является влияние на точность преобразования искажений помехи и ее начальной фазы. 20

Наиболее близким к предлагаемому является способ аналого-цифрового преобразования, заключающийся в том, что в каждом цикле преобразования интегрируют входное напряжение в течение первого такта, затем интегрируют во втором такте опорное напряжение обратной полярности входному напряжению, квантуют импульсами образцовой частоты интервал време- З0 ни от начала второго такта до момента равенства нулю проинтегрированного напряжения, через половину периода сетевого напряжения от начала первого такта интегрируют входное напряжение в третьем такте длительностью, равного длительности первого такта, затем интегрируют в четвертом такте опорное напряжение обратной полярности входному напряжению, квантуют импульсами образцовой частоты интервал времени от начала четвертого такта до момента равенства нулю проинтегрированного напряжения, результат преобразования определяют как полусумму числа импульсов, полученных во втором и четвертом:.тактах, и устройство для осуществления укаэанного способа, содержащее блок запуска и последовательно соединенные блок переключения, интегратор и нуль-орган, выход которого подключен ко входу блока управления, к первому входу формирователя интервалов времени и к первому входу первого ключа, второй вход Которого подключен к первому входу формирователя интервалов времени, второй выход которого подключен к управлякщему входу блока переключения, два других входа блока переключения

839050 подключены к выходу источника входного сигнала и ныходу источника опорного напряжения, третий вход первого ключа соединвн с выходом генератора образцовой частоты, а выход первого ключа подключен к счетному входу первого счетчика, информационныв выходы которого через первый регистр-сумма-. тор соединены со входами запоминающего регистра, управляющий вход которого со@цинен с первым выходом блока управления, второй выход которого подключен к управляющему входу первого регистра-сумматора(2) .

Недостатком данного изобретения является низкая точность аналого-цифрового преобразования лри действии несимметричного напряжения помехи.

Цель изобретения — повыаенив точности, Поставленная цель достигается тем, что согласно способу аналого-цифро- 20 ного преобразования, заключаки вмуся в том, что в каждом цикле преобразования интегрируют нходное напряжение в течение первого такта, затем интегрируют во втором такте. опорное напряжение обратной полярности входному напряжению, квантуют импульсами образцовой частоты интервал времени от начала второго такта до момента равенства нулю проинтегрированного напряжения, через половину периода сетевого напряжения от начала первого такта интегрируют входное напряжение в третьем такте длительностью, равной длительности первого такта, затем интегрируют в четвертом такте

35 опорное напряжение обратной полярноснуль орган, выход которого подключен ко входу блока управления, к первому входу формирователя интврналон времени и к первому входу первого клю-ча, второй вход которого подключен к первому выходу формирователя интервалов времени, второй выход которого подключен к управляющему входу блока пврвключейия, дна других входа блока переключения подключены к выходу источника входного напряжвния s ти входному напряжению, кнантуют импульсами образцовой частоты интервал времени от начала четвертого такта до момента равенства нулю 40 проинтегриронанного напряжения, результат преобразования определяют как полусумму числа импульсов, полученных во нтором и четвертом тактах, в каждом следующем цикле првоб-. 45 разонания начало интегрирования в первом и третьем тактах смещают относительно предыдущего цикла на интервал времени, пропорциональный разности числа импульсов, полу- о чвнных но втором и четвертом тактах.

Такой способ может быть осущвстнлен устройством, содержащим блок запуска и последовательно соединенные блок переключения, интегратор и выходу источника опорного напряжения, третий вход первого ключа соединен с выходом генератора образцовой частоты, а,выход первого ключа подключен к счетному входу первого счетчика, информационные выходы которого через первый регистр-сумматор соединены со входами запоминающего регистра, управляющий вход которого соединен с первым выходом блока управления, второй выход которого подключен к управляющему входу первого регистра-сумматора, в который дополнительно введены второй ключ, второй счетчик, второй н третий регистры-сумматоры и блок совпадения кодов, первые информационные входы которого подключены через третий и второй регистры-сумматоры к информационным выходам первого счетчика, а вторые информационные входы - к информационным выходам второго счетчика, счетный вход которого подключен к выходу второго ключа, первый вход которого связан с выходом блока запуска, второй вход — с выходом генератора образцовой частоты, а третий вход †. c выходом блока совпадения кодов, вторым входом формирователя интервалов времени и входами сброса первого и второго счетчиков, причем управляющие входы второго и третьего регистров-сумматоров подключены к управляющим входам первого регистрасумматора и запоминающего регистра соответственно.

На фиг. 1 представлена временная диаграмма протекания итерационного процесса; на фиг, 2 — блок-схема устройства, реализующего способ.

В rrepso цикле преобразования в момент перехода напряжения сети через нулевой уровень (фиг. 1) начинается первый такт, в котором интегрируется преобразуемое налряжение U, искаженное помехой U„ . Длительность первого такта Т подобрана таким образом, что T ((Ò/O„где

Т вЂ” период помехи. По окончании перaoro такта начинается второй, в котором интегрируется опорное напряжение 0ообратной полярности к входному.

Одновременно формируется интервал времени Т„, равный длительности второго такта, когда проинтегрированное напряжение станет равным нулю. Этот интервал времени квантуется импульсами образцовой частоты Гв и определяется число импульсов М,, пропорциональное входному напряжению.

В слвдукиций момент перехода напряжения сети через нулевой уровень, т.е. через половину периода помехи, начинается третий такт, в котором интегрируется входное напряжение (U„iU„).

Длительность третьего такта Т равна длительности первого. По окончании третьего такта начинается четвертый, в котором снова интегрируется опор839050

40 ное напряжение U . Как и прежде определяется длительность четвертого такта Т и чиСло импульсов М,4, пропорцио"

l нальное входному напряжению.

Результат преобразования и „ оп-ределяется как й,„=(й,2+й,4)/2.

На этом заканчивается первый цикл преобразования.

Второй цикл преобразования отличается от первого тем,.что начала первого и третьего тактов преобразования смещены относительно начал в первом цикле на величину дТ, пропорциональную разности Ti2 Т,4. Как и в первом цикле определяются интерВалы времени Т22 и В 4ф числа импуль» сов М и М24, а также результат

15 преобразования во втором цикле

М2„=(М2 й„) /2

В I, -том цикле преобразования начала интегрирования в первом и третьем тактах смещаются на величи- 20 ну р пропорциональную Х (T) (2 Т 4 и определяется результат преобразования й;д =(й; +М,4)/2.

Процесс преобразования осуществляется до тех пор, пока (й; — й; ) ада

rye bNg — некоторое допустимое значение, определяемое допустимой погрешностью преобразования °

Итерационный процесс сходится в окрестности перехода напряжения помехи через нулевой уровень независимо от ее начальной фазы. В наихудшем случае (при отсутствии одной полуволны помехи) приведенная ко входу погрешность преобразования

35 может быть уменьшена в 1,ба раз, где C=T 47<. Чем меньше искажение помехи, тем в большей степени уменьшаются погрешности преобразования.

Скорость сходимости итерационного процесса составляет 5-6 периодов помехи и зависит от степени искажения.

Устройство (фиг. 2) содержит источник 1 опорного напряжения, блок 2 переключения, интегратор 3, 45 нуль-орган 4, формирователь 5 интервалов времени, первый ключ 6, первый счетчик 7, генератор 8 образцовой частоты, блок 9 управления, первый регистратор 10, второй регистр- 50 сумматор 11, запоминающий регистр 12, третий регистр-сумматор 13, блок 14. совпадения кодов, блок 15 запуска, второй ключ 16, второй счетчик 17.

На входы блока 2 переключения подается измеряемое напряжение U> c напряжением помехи О„ и выходное напряжение источника 1 опорного напряжения. Влок 2 переключения 6 подключает на вход интегратора 3 в первом и третьем тактах преобразования вход- dO ное напряжение U„+ U, а во втором и четвертом тактах напряжение Цр источника 1 опорного напряжения.

В момент достижения выходного напряжения нулевого уровня срабатывает . 65 нуль-орган 4, выходной импульс которого поступает на первый вход формирователя 5 интервалов времени, на первый вход первого ключа б и на вход блока 9 управления. Второй вход клчча 6 соединен с, одним выходом формирователя 5 интервалов времени, другой выход которого подключен к управляющему входу блока 2 переключения. Формирователь 5 интервалов времени формирует длительность интервалов времени интегрирования Т в первом и третьем тактах, а также — Т2 и Т4 во втором и четвертом тактах. При этом второй и четвертый такт начинается сразу после .окончанйя первого и третьего тактов, а их конец определяется появлением импульса на выходе нуль-органа

4. В течение длительностей второго и четвертого тактов счетчик 7 заполняется импульсами образцовой частоты F которые поступают в счетчик 7 через открытый ключ б с выхода генератора 8 образцовой частоты.

Информационные выходы первого счетчика 7 соединены.с информационными входами первого и второго регистров-сумматоров 10 и 11 соответственно. Причем в первом регистре-суммато.ре 10 осуществляется суммирование результатов преобразования N;2И й;4 во втором и четвертом тактах, полученных в счетчике 7, а во втором регистре-сумматоре 11 — их вычитание. По истечении четвертого такта результаты, полученные в первом и втором регистрах-сумматорах 10 и 11, переводятся в запоминанхций регистр 12 и третий регистр-сумматор 13 соответственно. Работой первого, второго и третьего регистров-сумматоров 10, 11 и 13, а также запоминающего регистра 12 управляют выходные сигналы блока 9 управления. Информационные выходы третьего регистра-сумматора 13 соединены с первыми входами блока 14 совпадения кодов, вторые входы которого соединены с информационными выходами второго счетчика 17 ° В момент равенства кодов второго счетчика 17 и третьего регистра-сумматора 13 на выходе блока 4 совпадения кодов появляется импульс, который поступает на второй вход формирователя 5 интервалов времени, входы сброса обоих счетчиков 7 и 17 и на третий вход второго ключа 16. Этот импульс определяет начало первого и третьего тактов интегрирования, а также закрывает второй ключ 16. Ключ 16 открывается импульсами с входа блока 15 запуска, которые формируются в моменты перехода напряжения сети через нулевой уровень.

Импульсы с выхода ге"ератора 8 образцовой частоты поступают на счетный вход второго счетчика 17 через открытый ключ 16. В течение открытого ключа 16 в счетчик 17 приходит число им839050 пульсов, пропорциональное коду треть. его регистра-сумматора 13, в котором алгебраически суммируются разности преобразований второго и четвертого тактов.

Время интегрирования в первом и третьем тактах подобрано иэ расчета, что Т1 (< т/4, где Т вЂ” период напряжения помехи.

Устройство работает следующим образом.

При включении устройства в обоих счетчиках 7 и 17 и регистрах 10-13 устанавливаются нулевые состояния.

В момент перехода сетевого напряжения через нулевой уровень включается запуск 15 и своим выходным им- 15 пульсом открывает второй ключ 16, в результате чего импульсы с выхода

Ю генератора 8 образцовой частоты начинают поступать на счетный вход счетчика 17. При достижении состоя- 2О ния счетчика 17 равного состоянию регистра 13, срабатывает блок 14 совпадения кодов, который своим выходным импульсом закрывает второй ключ

16, сбрасывает в нуль оба счетчика

7 и 17 и включает формирователь 5 интервалов времени. Последний на время длительности первого такта через переключатель 2 подключает на вход интегратора 3 входное напряжение

U. U . По окончании первого такта формирователь 5 интервалов времени формирует следующий импульс, в результате чего на вход интегратора 3 через переключатель 2 подключается источник 1 опорного напряжения, напряжение которого имеет обратную к выходному напряжению полярность. Одновременно этот импульс открывает первый ключ 6, через который счетные импульсы с выхода 40 генератора. 8 образцовой частоты начинают поступать на вход первого счетчика 7.

При достижении на восходе интегратора 3 нулевого уровня срабатыва- 45 ет нуль-орган 4, выходной импульс которого отключает формирователь 5, интервалов времени, закрывает ключ и включает блок 9 управления.на первом выходе блока 9 управления появ-5О ляется импульс, который осуществляет перезапись состояния М, счетчика 7 в регистры 10 и 11. В следующий момент перехода напря>хения сети через нулевой уровень снова включается блок 15 запуска и устройство работает так>хе как и в первых двух тактах за исключением того, что в счетчике 7 фиксируется состояние, так как интегрирование в третьем такте осуществляется через половину периода помехи, т.е. при другой ее полуволне. Кроме того, по сигналу с первбго выхода блока 9 управления в регистре 10 фиксируется число N

11 — д М, = N<2- N

На этом заканчивается первый цикл работы устройства.

Во втором цикле устройство работает как и в первом, с тем отличием, что начало интегрирования в первом и третьем тактах смещается на величину д Т,, пропорциональную числу p N, записанному в регистре

13. По окончании второго цикла в регистре 12 записывается число

N2x=(N22+ М 4)/2, а в регистре 13 число дй=дй дй2, где $N<" М2 - й,, и и N - результаты преобразования во втором и четвертом тактах второго цикла преобразования.

В -том цикле преобразования смещение начала инте гриров ания в первом и третьем тактах относительно первого цикла определяется величиной, пропорциональной Х д N, . Результат

1 преобразования определяется как

N „x = (N i + +NO „) I 2„

В результате такого итерационного процесса моменты начала интегрирования в первом и третьем тактах автоматически выбираются такими, что интегрирование входного сигнала осуществляется в окрестности перехода помехи через нулевой уровень независимо от начальной фазы помехи, Формула изобретения

Способ аналого-цифрового преобразования, заключающийся в том, что в каждом цикле преобразования интегрируют входное напряжение. в течение первого такта, затем интегрируют во втором такте опорное напряжение обратной полярности входному напряжению, квантуют импульсами образцовой частоты интервал времени от начала второго такта до момента равенства нулю проинтегрированного напряжения, через половину периода сетевого напряжения от начала первого такта интегрируют входное напряжение в третьем такте длительностью, равной длительности первого такта, затем интегрируют в четвертом такте опорное напряжение обратной полярности входному напряжению, квантуют импульсами образцовой частоты интервал времени от начала четвертого такта до момента равенства нулю проинтегрированного напряжения, результат преобразования определяют как полусумиу числа импульсов, полученных во втором и четвертом тактах, о т л и ч .а и шийся тем, что, с целью повышения точности, в каждом следующем преобразовании начало интегрирования в первом и третьем тактах смещают относитель839050 но предыдущего цикла на интервал времени, пропорциональный раэ ности числа импульсов, полученных во втором и четвертом тактах.

2. Устройство по п.1, содержащее блок запуска и последовательно соединенные блок переключения, интегратор и нуль-орган, выход которого подключен ко входу блока управления, к первому входу формирователя интервалов времени и к первому входу первого ключа, второй вход которого подключен к первому выходу формирователя интервалов времени, второй выход которого подключен к управляющему входу блока переключения, два 15 других входа блока переключения подключены к выходу источника входного напряжения и выходу источника опорного напряжения, третий вход первоrî ключа соединен с выходом генера- 20 тора образцовой частоты, а выход первого ключа подключен к счетному входу первого счетчика, информационные выходы которого через первый регистр-сумматор соединены со входами запоминающего регистра, управляющий вход которого соединен с первым выходом блока управления, второй выход которого подключен к управляющему входу первого регистра-сумматора, о т л и ч а ю щ е е с я тем, что в него дополнительно введены второй ключ, второй счетчик, второй и третий регистры-сумматоры и блок совпадения кодов, первые информационные входы которого подключены через третий и второй регистры- сумматоры к информационным выходам первого счетчика, а вторые информационные входы — к информационным выходам второго счетчика, счетный вход которого подключен к выходу второго ключа, первый вход которого связан с выходом блок запуска, второй вход— с выходом генератора образцовой частоты, а третий вход - с выходом блока совпадения кодов, вторым входом формирователя интервалов времени и входами сброса первого и второго счетчиков, причем управлякщие входы второго и третьего регистровсумматоров подключены к управляющим входам первого регистра-сумматора и запоминакщего регистра соответственно.

Источники информации, принятые во внимание при экспертизе

1. Шляндин В.М. Цифровые измерительные преобразователи и приборы.

М., "Высшая школа", 1973, с. 185-187.

2. Принишников В.A. Интегрирующие цифровые вольтметры постоянного тока. 1976, с. 88-31, рис. 2-12 (прототип).

839050

Составитель В.Махнанов

Редактор М.Петрова Техред С.Мигунова Корректор М.Демчик

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 4180/3 Тираж 988

ВНИИПИ Государственного по делам изобретений

113035, Москва, Ж-35, Подпи сное комитета СССР и открытий

Раушская наб., д. 4/5