Устройство для контроля канала ввода-вы-вода вычислительной машины

Устройство для контроля канала ввода-вы-вода вычислительной машины

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик (ii>840869

К АВТОРСКОМУ СВИДЕПЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 060279 (2 1) 2721044/18-24 с присоединением заявки Ио (23) Приоритет—

Опубликовано 230681, Бюллетень Йо 23

Дата опубликования описания 2326,81 (5f)PA. Кл.

G F 11/22

G 06 F 31/04

Государственный комитет

СССР по делам изобретений и открытий (Я) УДК 681. 3 (088.8) (72) Авторы изобретения

Л.А, ПогОрелов и Ю.С. Корнеев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛА-ВВОДА-ВЫВОДА

ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ

Изобретение относится к вычислительной технике и может быть исполь зовано для контроля каналов машин

Единой системы.

Известно устройство для контроля канала ввода-вывода вычислительной машины, содержащее элементы ИЛИ, И, пинии задержки, триггер и счетчик, входы первого элемента ИЛИ соединены с шинами входных воздействий и с шинами ответных реакций, выход . — с входами второго и третьего элементов

ИЛИ, вторые входы которых соединены с шиной Конец работы, и с входом элемента задержки, выход которого подключен к первому входу четвертого элемента ИЛИ, второй вход которого соединен с шиной Начало работы, входы триггера соединены с выходами третьего и четвертого элементов ИЛИ, а выход подключен к первому входу элемента И, второй вход которого подключен к шине тактовых импульсов, первый и второй входы счетчика подключены соответственно к выходам второго элемента .ИЛИ и элемента И, а выход .является выходом устройства (lj.

Известное устройство имеет низкую цостоверность контроля, так как оно лишь пассивно контролирует обмен управляющими символами между устройством обработки данных и абонен1 том не контролирует передачу инфор-

C мацки, не отличает контролируемые символы друг от друга и не может определить, в каком месте временной диаграгтгы произошел отказ.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля канала вводавывода вычислительной машины, сОдержащее регистр .команды, вход которого является информационным входом устройства и соединен со входом данных регистра нечетного байта и со ьходом начального значения регистра. зталона нечетного байта, выход данных которого подключен к первому входу первого элемента сравнения и к первому входу первого элемента ИЛИ, второй вход которого соединен с вы° ходом данных регистра нечетного байта и вторым входом первого элемента сравнения, регистр четного байта, вход данных которого является входом данных!устройства н подключен ко входу начального значения, регистра эталона четного байта, выЗО сод данных которого соединен с пер840869 вым входом второго элемента ИЛИ и с первым входом второго элемента сравнения, второй вход которого подключен к выходу данных регистра четного байта и ко второму входу второго элемента ИЛИ, блок памяти и регистр обмена, выход которого является управляющим выходом устройства (2) .

Недостатками известного устройства являются пониженное быстродей ствие и ограниченная полнота контроля, которые вызваны ручным управлением и отсутствием адаптивности у программы контроля.

Цель изобретения — повышение быстродействия устройства и увеличе- 15 ние полноты контроля.

Указанная цель достигается тем, что в него введены регистр адреса перехода, регистр типа перехода, регистр признака .перехода, регистр константы, регистр управления, регистр фиксации события, регистр байта состояния абонента, регистр признака объекта контроля, формирователь адресов микрокоманд, коммутатор, третий и четвертый элементы сравнения, управляющий вход четвертого элемента сравнения является управляющим входом устройства и соединен с управляющим входом Формирователя адресов микрокоманд, вход блОкировки — с выходом блокировки формирователя адресов микрокоманд и со входом блокировки коммутатора, вход признака — с выходом регистра признака перехода и входом признака коммутатора, выход — с входом условий интерфейса формирователя адресов микрокоманд, а выход перехода с выходом регистра типа перехода, входом перехода формирователя адре- 40 сов микрокоманд и со входом перехода коммутатора, вход нечетного байта которого подключен к выходу первого элемента сравнения, вход четного

35айта - к выходу второго элемента 4 сравнения, вход команды канала — к выходу регистра команды, вход признака объекта контроля - к выходу регистра признака объекта контроля, к первому входу третьего элемента . сравнения и к третьему входу первого элемента ИЛИ, вход байта состоянияк выходу регистра байта состояния абонента и к четвертому входу первого элемента ИЛИ, первый, второй, третий и четвертый входы переполнения подключены соответственно к выходам переполнения регистров четного и нечетного байта и регистров эталонов четного и нечетного байтов, вход фиксированного адреса - к выходу Щ третьего элемента сравнения, второй вход которого подключен к входу регистра признака объекта контроля и к информационному входу устройства,. выход коммутатора подключен к входу знутренних условий формирователя адресов микрокоманд, вход исходного адреса которого подключен к входу исходного адреса устройства, вход дополнительных условий соединен с. выходом регистра фиксации события, вход адреса перехода — с выходом регистра адреса перехода, а выход адреса — с выходом контрольной инФормации устройства и с входом адреса блока памяти, информацион» ный выход которого подключен к входам регистра адреса перехода, регистра типа перехода, регистра приз нака перехода, регистра константы и регистра управления, выход которого соединен с управляющими входами регистра признака объекта контроля, регистра команды, регистров этанолов четного и нечетного байтов, регистров четного и нечетного байта, первого и второго элементов ИЛИ, регистра обмена, регистра фиксации события и регистра байта состояния абонента, информационный вход которого подключен к выходу регистра константы, к информационному входу . регистра фиксации события, к входам константы регистров задания эталонов четного и нечетного байтов, регистров четного и нечетного байта и к информационному входу регистра обмена.

Кроме того, формирователь адресов микрокоманд содержит регистр адреса микрокоманды, коммутатор адреса, узел управления коммутатором, шифратор адресов и узел приоритета, вход старшего приоритета которого подключен к входу исходного адреса формирователя, вход сброса подключен к выходу сброса узла управления коммутатором и к входу сброса коммутатора адреса, управляющий вход — к управляющему входу коммутатора адреса, к управляющему входу узла управления коммутатором,к управляющему входу шифратора адресов и к управляющему входу формирователя, вход дополнительных условий подключен к входу дополнительных условий формирователя, выход блокировки подключен к входу. блокировки коммутатора адреса, к выходу ,блокировки формирователя и к входу блокировки узла управления коммута тором, вход условий интерфейса, вход внутренних условий, вход перехода и вход исходного адреса которого подключены соответственно к входу условий интерфейса, к входу внутренних условий, к входу перехода и к входу исходного адреса формирователя, выход. управления записью адреса подключен к входу управления записью адреса коммутатора адреса, вход адреса перехода которого подключен к входу ацреса перехода формирователя, вход фиксированного адреса — к выходу фиксированного адреса шифратора ад840869

pecos, а выход — к информационному входу регистра адреса микрокоманды, вход управления которого подключен к соответствующему выходу узла управления коммутатором, а,выход — к выходу адреса формирователя.

A также тем, что узел приоритета

cîäåðæèò первый, второй и третий элементы НЕ, первый второй и третий элементы ИЛИ и элементы И по числу управляющих входов узла, первые входы 10 которых подключены к соответствующим управляющим входам узла, вторые входы — к соответствующим входам дополнительных условий узла, а выходы — . к входам первого элемента ИЛИ, выходом подсоединенного к первому входу

15 второго элемента ИЛИ, второй вход которого подключен к выходу третьего элемента ИЛИ и через первый элемент

НŠ— к соответствующему выходу блокировки узла, а выход через второй 20 элемент HE — к соответствующему выходу блокировки узла, первый вход третьего элемента ИЛИ подключен к входу общего сброса узла, второй вход — к входу старшего приоритета узла и через третий элемент НŠ— к соответствующему выходу блокировки узла.

На фиг. 1 изображена схема предлагаемого устройства; на фиг. 2 формирователь адресов микрокоманд; на фиг. 3 — узел приоритета.

Устройство содержит регистр 1 команды, информационный вход 2 vcтройстна, регистр 3 нечетного байта, регистр 4 эталона нечетного байта, первый элемент 5 сравнения, первый элемент ИЛИ 6, регистр 7 четного. байта, вход 8 данных устройства; регистр 9 эталона четного байта, 40 второй элемент ИЛИ 10, второй элемент

ll сравнения, блок 12 памяти, регистр

13 обмена, управляющий выход 14 устройства, регистр 15 адреса перехода, регистр 16 типа перехода, регистр 45

17 признака перехода, регистр 18 константы, регистр 19 управления, регистр 20 фиксации события, регистр

21 байта состояния аббнента, регистр

22 признака объекта контроля, форми- 50 рователь 23 адресов микрокоманд, коммутатор 24, третий элемент 25 сравнения, четвертый элемент 26 сравнения, управляющий вход 27 устройства, выход 28 нечетного байта, выход 29 четного байта, вход 30 исходного адреса, выход 31 контрольной информации, регистр 32 адреса микрокоманды, коммутатор 33 адреса, ° узел 34 управления коммутатором, шифратор 35 адресов, узел 36 прио- 60 ритета, первый 37, второй 38 и третий 39 элементы НЕ, первый 40, второй 41 и третий 42 элементы ИЛИ, элементы И 43 (по числу управляющих входов узла) . 65

Устройство контроля может быть подключено к каналу ввода-вывода вне рабочего цикла вычислительной машины, например, при наладке или регламентной проверке, и непосредственно в рабочем цикле ЗВМ с пульта оператора или автоматически по запросу операционной системы в тестовом режиме. В рабочем цикле устройство контроля может быть под.ключено как,после принудительного логического отключения всех абонентов, так и в качестве одного из абонентов, имеющего наиболее высокий

1 приоритет.

К началу работы устройства его память содержит микропрограмму, адекватную алгоритму, контроля. Работа устройства может производиться как по инициативе канала, так и по запросу самого устройства контроля путем введения последовательности Начальная выборка или последовательности Выборка, вводимая УВУ"

"оответственно.

Устройство работает следующим образом.

На вход 30 подается исходный адрес соответствующей микропрограммы контроля. Канал ввода-вывода. запускается по тест-программе на выполнение определенной операции ввода-вывода, в результате чего на входе 27 должен появиться один из ожидаемых устройством управляющих сигналов. Появление ожидаемого управляющего сигнала фиксируется элементом 26. Опознание устройством. входного управляющего сигнала, появляющегося на входе 27, производится путем сравнения позиционного кода этого сигнала с поставленным ему в соответствии двоичным кодом, поступающим в элемент 26 с выхода регистра 17. Если заданное условие перехода выполняется, то с выхода элемента 26 на вход условий интерфейса формирователя 23 поступает сигнал выполнения условия.

Формирователь 23 функционирует следующим образом. В случае наличия на входе перехода узла 34 кода перехода, соответетвующего безусловному переходу или первому условному переходу по состоянию интерфейса или условному переходу по внутреннему состоянию, и наличия на входе условий интерфейса или входе внутренних условий соответствующего сигнала выполнения условия в случае двух последних переходов, узел 34 через выход управления записью адреса выдает на соответствующий вход коммутатора 33 управляющий код, который обеспечивает передачу через коьееутатор 33 в двухбайтовый регистр

32 по его информационному входу двухбайтового кода из полей среднего и млаЛваего байтов трехбайтового ре840869 гистра 15. При подаче на вход перехода узла 34 кода перехода, соответствующего второму условному переходу, или кода, соответствующего одновременно первому и второму условным переходам по состоянию интерфейса, и поступлении на вход условий интерфейса узла 34 сигнала выполнения второго условия, в первом случае, или сигнала выполнения или только первого или только второго или первого и второго условий интерфейса вместе, во втором случае, узел 34 выдает через свой выход управления записью. адреса код, который управляет передачей через коммутатор 33 и далее по информационному входу регистра 32 в его поле младшего байта или содержимое поля младшего байта регистра 15, в первом случае, или содержимое поля младшего байта или содержимое поля среднего байта Щ или содержимое поля старшего байта регистра 15, во втором случае. При наличии на входе перехода кода одного иэ двух переходов по состоянию интерфейса адрес на выходе адреса формирователя 23 не изменяется до тех пор, пока не появится сигнал выполнения хотя бы одного иэ условии интерфейса. В случае нулевого кода на входе перехода формирователя .23 и, следовательно, на входе перехода узла 34 на его выходе управления йнкрементированием появится сигнал, Разрешающий подачу синхроимпульсов иа счетный вход регистра 32. Вследствие этого значение адреса на вы-. ходе адреса формирователя 23 будет получать единичные приращения до тех пор, пока на его входе перехода не появится ненулевой код перехода.

Сигнал, разрешающий увеличение зна- 40 чения адреса, содержащегося в регистре 32,на единицу, будет подан с узла 34 также в случае невыполнения условия при условном переходе по внутРеннему состоянию. В некотоРых, не- 45 регулярно воэникаюер х ситуациях при наличии ненулевого кода на входе дополнительных условий, например, при выполнении последовательности Выборка занятого уВу, в Формиро" 50 вателе 23 с помощью узла 36 и шифратора 35 производится приоритетное формиРование и выдача фиксированного адреса для перехода на подпрограмму выполнения действий, определяемых возникшей ситуацией. Появление на управляющем входе сигнала Общий сброс, в соответствие которому поставлен более высокий приоритет, вызывает формирование и выдачу через выход адреса фиксированного, нуле- ф) вого адреса, являющегося начальным адресом подпрограммы общего сброса.

° Наиболее высоким приоритетом об.ладает функция формирователя 23 по ретрансляции исходного адреса, постулающего извне, например, от оператора или от операционной системы, на выход адреса формирователя 23.

Выполнение каждой из приоритетных функций по .формированию адреса следующей микрокоманды сопровождается блокировкой сигналов запроса на формирование адреса, имеющих более низкий приоритет, как внутри формирователя 23, так и вне его в пределах устройства путем выдачи узлом 36 приоритета сигналов блокировки по соответствующим шинам своего выхода блокировки в коммутатор 33, узел 34, а также через выход блокировки формирователя 23 в коммутатор 24 и элемент 26. узел Зб приоритета функционирует следующим образом. Ес и требуется записать в регистр 32 формирователя

23 извне адрес, с которого надо начать. конкретную проверку, то поступающий с соответствующей шины входа

30 формирователя 23 на вход старшего приоритета узла 36 стробирующий сигнал сопровождающий исходный адрес

1 и помимо этого вместе с исходным адресом поступающий в узел 34, пройдя через элементы НЕ 39, 37 и 38 узла

36 обеспечивает появление на второй, третьей и первой шинах соответственно его выхода блокировки сигнала блокировки, имеющего нулевой логический уровень. Этот сигнал, распространяясь далее, со второй и третьей шин выхода блокировки узла Зб поступает в коммутатор 33 и запрещает запись в регистр 32 фиксированного начального адреса подпрограммы общего сброса и фиксированных начальных адресов подпрограмм обработки некоторых нерегулярно возникающих ситуаций соответственно. Сигнал блокировки, появляющийся одновременно на первой шине выхода блокировки узла 36, поступая в узел 34 через его вход блокировки, запрещает Формирование сигнала управления записью адреса иэ коммутатора 33 в регистр

32 при безусловном переходе, а также запрещает формирование сигнала управления инкрементированием в узле 34.

Помимо этого, сигнал блокировки с первой шины выхода блокировки узла

36 через выход блокировки формирователя 23 поступает в коммутатор 24 и в элемент 26, запрещая формирование сигнала выполнения внутренних условий и сигнала выполнения условий интерфейса соответственно. Если по входу старшего приоритета запрос на обработку отсутствует, то в этих условиях самый. старший приоритет автоматически присваивается входу общего сброса узла Зб при подаче на него единичного сигнала, т.е. сигнала запроса на выполнение общего сброса. Этот сигнал запроса проходит через элементы HE 37 и 38 и

840869 и виде сигнала блоки ровки появляется вается в регистр 13 и с выхода этогО на третьей и первой шин р шинах выхода бло- регистра через управляющий выход 14 кировки узла 36 оказы

<азывая запрещаю- устройства соответствующий сигнал пощее воздействие описанным ным выше об- дается в канал ввода-вывода. Аналогич азом на формирование есов peñîâ микро- но адресу устройства ввода-вывода код

«оманд более низких и ио и приоритетных 5 операции ввода-вывода, выдаваемый кауровней и тем самым зап запрещая их функци- налом на вход 2 устройства, принимаетонирование.При отс тств

Утствии сигналов ся в регистр 1.С выхода регистра 1 запроса на обработк по в у по входам стар- код команды поступает на вход коммушего приоритета и общего сб оса щ сброса самый, татора 24 и используется для задания старший приоритет оказывается за па

ывается за парой д варианта работы устройства путем оршин, относящихся к управляющему вхо- ганизации перехода устройства к соотду и входу дополнительных словий ветствующей микропрограмме. Можно заузла 36, конъюнктивно обеспечиваюцать, например,тип эталона при операщих единичный управляющий сигнал.

1 ! Ю ции Вывод или закон изменения по.

После того как в следовательного ряда чисел массива выполнения заданного условного перехода по состоянию инте фейса ф информации, выдаваемой в канал при мирователь 23 с о ми нтерфейса фор- операции Ввод, тип окончания ф рмирует адрес следу- операции ввода-вывода и т.п. При выющей микрокоманды из информации регистра 15 вышеупомянутым способом полнении последовательности вывода

l данных код принимаемых данных с вхоэтот адрес с выхода адреса о ми ос д адреса формиро- 20 да 2 и входа 8 при двухбайтном. режиме вателя 23 поступает на вхо блока 1 у а вход блока 12. передачи принимается в регистр 3 и

Очередная микрокоманда с выхо а блор нда с выхода бло- егистр 7 при поступлении по входу ка 12 поступает на регист ы 15По данной микрокоманде организуется (7 соответствующего управляющего сигнала. Принятые данные сравниваются выполнение действий устройства, адекватных поступив ступившему входному сиг25 с помощью элементов 5 и 11 с эталоналу и запланированной на него р нами, формируемыми в регистрах 4 и

Сигналы несравнения, поступающие с выходов элементов 5 и 11 в коммутатор следовательности Начальная выборка 24

ыть, например, ожидание используются для органиэации прихода очередного управляющего сиг- вания байта состояния с признаком нала от канала. При этом устройство ошибки в. регистре 21 и выдачу его на выход 28 н далее в канал. При каналом ввода-вывода временных за- выполнении последовательности ввода держек между управляющими сигналами канала Если ка данных эталонные коды данных с выканала. сли канал правильно про- хода регистров 4 и 9 через элементы должает начатую последовательность, 6 и 10 поступают на выходы 28, 29 то при поступлении очередных управля- и далее в канал. Необходимые ющих сигналов формирователь 23 фор- сигналы, сопровождающие обмен данйымирует адрес очередной микрокоманды, ми, формируются в регистре 13 за счет которая поступает на регистры 15-19. 40. зас

По управляющ

15 9 40 зас ки в него кода с в ода регистра о управляющему сигналу с выхода ре- 1 . Тип эталона данных может задас входа устройства на принимается адрес устройваться.кодом в регистре 1, позволяя ства ввода-вывода. С выхода регистра иметь достаточно широкий набор эталонных данных. Например, можно ввомутатор 24 П ин ормация поступает на вход ком- 45 дить в канал данные с неверной мутатора . По сигналу с выхода коммутатора 24 ф Р Р четностью. При обнаружении таких формирователь 23 ошибок в работе канала, о которых .может быть сообщено каналу формировараммы, соответствующей конфигурации определенного устройства ввода-вынием байта состояния имитируемого

$0 абонента, устройство контроля формивода и предназначенной для его имитации. Например, может быть устаиоврует такой байт состояния .и выдает его в канал. В случае, если какаялен режим двухбайтовой или однобай- либо из последовательностей взаимотовой передачи данных или задана действия между каналом и устройством последовательность Выборка отклюпоследоват В б 55 контроля не может быть продолжена наченного УВУ . Если затем устройство контроля должно выдать ответный адналом, с выхода 31 устройства считывается код ошибки, характеризующий рес, то по сигналам управления с причину сбоя или отказа. выхода регистра 19 в регистр 3 помещается код с выхода регистра 18, Таким образом, повышение быстролибо со входа 2 устройства, если тре- щ действия и увеличение полноты конбуется выдать адрес неравный адресу, троля достигается за счет исЬользовыданному каналом, или равный ему вания существенных отличительных соответственно. Для выдачи необхо- приэнаков изобретения, обеспечиваю-димого ответного управляющего сигна- щих сокращение времени проверки за ла код с выхода регистра 18 записы- g5 счет автоматизации операций, а

8408бо

1 увеличение полноты контроля — за счет улучшения диагностических свойств адаптивной программы испытаний по сравнению с жесткой программой известного устройства.

Формула изобретения

1. Устройсгво для контроля канала ввода-вйвода вычислительной машины, содержащее регисТр команды, вход которого является. информационным входом устройства и соединен со входом данных регистра нечетного байта и со входом начального значения регистра эталона нечетного байта, выход данных которого подключен к первому входу первого элемента сравнения и к первому входу первого элемента ИЛИ, второй вход которого соединен с выхо» дом данных регистра нечетного байта и вторым входом первого элемента сравнения, регистр четного байта, вход данных которого является входом данных устройства и подключен к входу начального значения регистра. эталона четного байта, выход данных которого соединен с первым входом второго элемента сравнения, второй вход которого подключен к выходу данных регистра четного байта и ко второму входу второго элемента ИЛИ, блок памяти и регистр обмена, выход которого является управляющим выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства и увеличения полноты контроля, в него введены регистр "адреса перехода, регистр тйпа перехода, регистр признака перехода, регистр константы, регистр управления, регистр фиксации события, регистр байта состояния абонента, регистр приз-. нака объекта контроля, формирователь адресов микрокоманд, коммутатор, третий и четвертый элементы сравнения, управляющий вход четвертого элемента сравнения является управляющим входом устройства и соединен с управляю щим входом формирователя адресов микрокоманд, вход блокировки - с выходом блокировки формирователя адресов микрокоманд и со входом блокировки коммутатора, вход признака †.с выходом регистра признака перехода и входом признака кою утатора, выход - с входом условий интерфейса формирователя адресов микрокоманд, а вход перехода - с выходом регистра типа перехода, входом перехода формирователя адресов мик рокоманд и со входом перехода коммутатора, вход нечетного байта кото рого подключен к выходу первого эле« мента сравнения, вход четного байтак выходу второго элемента сравнения, вход команды канала - к выходу регистра команды, вход признака объекта контроля - к выходу регистра признака объекта контроля, к первому входу третьего элемента сравнения и к третьему входу первого элемента ИЛИ, вход байта состояния — к выходу ре5.гнстра байта состояния абонента и к четвертому входу первого элемента

ИЛИ, первый, второй, третий и четвертый входы переполнения подключены соответственно к выходам переполнения 0 регистров четного и нечетного байта и регистров эталонов четного и нечетного байтов, вход фиксированного адреса — к выходу третьего элемента сравнения, второй вход которого подключен к входу регистра признака

15 объекта контроля и к информационному входу устройства, выход коммутатора подключен к входу внутренних условий формирователя адресов микрокоманд, вход исходного адреса которого под20 ключен к входу исходного адреса устройства, вход дополнительных условий соединен с выходом регистра фиксации события, вход адреса переходас выходом регистра адреса перехода, а

25 выход адреса — с выходом контрольной информации устройства и с входом адреса блока памяти, информационный выход которого подключен к входам регистра адреса перехода, регистра

З0 типа перехода, регистра признака перехода, регистра константы и регистра управления, выход которого соединен с управляющими входами регистра признака объекта контроля, регистра команды, регистров эталонов четного и нечетного байтов, регистров четного и нечетного байта, первого и второго элементов ИЛИ, регистра обмена, регистра фиксаций события и регистра байта состояния

40 абонента, информационный вход которого подключен k выходу регистра константы, к ийформационному входу регистра фиксации события, к входам константы регистров задания эталонов

4g четного и нечетного байтов, регистров четного и нечетного байта и к информационному входу регистра обмена. .ъ

2. Устройство по п. 1, о т л и 0 ч а ю щ е е с я тем, что формирователь адресов микрокоманд содержит регистр адреса микрокоманды, комму татор адреса, узел управления коммутатором, шифратор адресов и узел

55 приоритета, вход старшего приоритета которого подключен к входу исходного адреса формирователя, вход сброса подключен к выходу сброса узла управления коммутатором и к входу

40 сброса коммутатора адреса, управляющий вход вЂ, к управляющему входу коммутатора адреса, к управляющему входу узла управления коммутатором, к управляющему входу шифратора. адресов и к управляющему входу формирователя.

940869

14 вход дополнительных условий подключен к входу дополнительных условий формирователя, выход блокировки подключен к входу блокировки коммутатора адреса, к выходу блокировки формирователя и к входу блокировки узла управления коммутатором, вход условий интерфейса, вход внутренних условий, вход перехода и вход исходного адреса которого подключены соответственно к входу условий интерфейса, к входу внутренних условий, к входу перехода и к входу исходного адреса формирователя, выход управления записью адреса подключен к входу управления записью адреса коммутатора адреса, вход адреса перехода которого подключен к входу адреса перехода формироваТеля, вход фиксированного адреса к выходу фиксированного адреса шифратора адресов, а выход — к информационному входу регистра адреса микрокоманды, вход управления которого подключен к соответствующему выходу узла управления коммутатором, а выход — к выходу адреса формирова-. теля.

3. устройство по и. 1, о т л ич а ю щ е е с я тем, что узел приори тета содержит первый, второй и трегий элементы НЕ, первый второй н третий элементы ИЛИ и элементы И по числу управляющих входов узла, первые входы которых подключены к соответствующим управляю ;им входам уз5 ла, вторые входы — к соответствующим входам дополнительных условий узла, а выходы — к входам первого элемента ИЛИ, выходом подсоединенного к первому входу второго элемента

ИЛИ, второй- вход которого подключен к выходу третьего элемента ИЛИ и через первый элемент НŠ— к соответ=твующему выходу блокировки узла, а выход через второй элемент НЕ - ic соответствующему выходу блокировки узла, первый вход третьего элемента

ИЛИ подключен к входу общего сброса узла, второй вход — к входу старшего приоритета узла и через третий элемент

НŠ— к соответствующему выходу бло20 кировки узла.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 566248, G 06 F ll/02, 1977.

2. Авторское свидетельство СССР

Р 415662, G 06 F 11/04, 1974 (прототип).