Преобразователь напряжения в код
Иллюстрации
Показать всеРеферат
0rlHCAVHE
ИЗОБРЕТЕНИЯ
Союз Советскик
Социалистических
Республик
oi)8411 1 l
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву.(22) Заявлено 2809.79 (21) 2824177/18-21 с присоединением заявки ¹â€” (23) ПриоритетОпубликовано 230681. Бюллетень Йо 23
Дата опубликования описания 2 30681
Р1)М. К.з
Н 03 К 13/17
Государственный комитет
СССР по делам изобретений и открытий (ЗЗ> УДК б81.325 (088.8) В.A.Ãðà÷åâ, А.В.Гречухин, В.В.Королев, Иф.Лобанова. и В.П.Семенов
1 (72) Авторы изобретения (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД
Изобретение относится к вычислительной технике и может быть исполь-, зовано для преобразования напряжения в код при построении цифровых приемS ных трактов.
Известен преобразователь напряжения в код, содержащий источник преобразуемого напряжения, сравнивающий блок, преобразователи кода в напряжение (ПКН), регистры порядка и мантиссы, блок управления, генератор тактов, дешифратор, шифратор. Один иэ входов сравнивающего блока подключен к выходу источника преобразуе мого напряжения, другой — к выходу
ПКН порядка, а выход — к одному из входов блока управления, к другому входу последнего подключен выход генератора тактов,.одни иэ выходов блока управления подключены ко входам 20 регистра мантиссы, выходы которого подключены ко входам ПКН мантиссы, а другие выходы подключены ко входам регистра порядка, выходы которого через дешифратор подключены ко входам управления ПКН порядка, к информационным входам этого ПКН подключен выход ПКН. мантиссы (1).
Недостатком этого устройства является низкая точность преобраэования сигналов малых уровней. при большом динамическом диапазоне вход ных напряжений.
Цель изобретения — повыаение точности преобразования сигналов малых уровней при большом динамическом диапазоне входных напряжений.
Поставленная цель достигается тем, что в преобразователь напряжения в код, содержащий источник преобра» зуемого напряжения, сравнивающий блок, преобразователь кода в напряжение, регистры мантиссы и порядка, шифратор и генератор тактов, включающий задающий генератор .и триггер, при этом выходы регистра мантиссы соединены со входами преобразователя кода в напряжение, выходы регистра порядка соединены со входами шифратора, а единичный выход триггера генератора тактов - со входом разрешения задающего генератора, введены распределители импульсов мантиссы и порядка первый, второй и третий триггеры, первый, второй и третий элементы И, элемент ИЛИ, первый, второй и третий элементы задержки, делитель напряжения и коммутатор, причем источник преобразуемого напряжения последовательно соединен через
841111
60 делитель напряжения и коммутатор с первым входом сравнивающего блока, ко второму входу которого подключен выход преобразователя кода в напряжение, а выход подключен ко входу элемента ИЛИ к R-входу первого триг-. !
5 гера и ко входу разрешения записи регистра мантиссы, при этом входная шина "Запуск" подключена к R-входам второго триггера и регистра порядка, к S-входу первого триггера и через элемент ИЛИ-к S-входу третьего триггера, а выход генератора тактов через первый элемент И подключен к счетному входу распределителя импульсов мантиссы, через второй элемент И к счетному входу распределителя 15 импульсов порядка и через первый элемент задержки и третий элемент И ко второму R-входу регистра порядка, нулевой выход триггера генератора тактов подключен к R-входам распре- 20 делителей импульсов порядка и мантиссы, а (m-1) выходы распределителя импульсов порядка подключены к (m-1)S-входам регистра порядка, при этом m-тый импульс подключен к S-. 25 входу второго триггера, а выходы распределителя импульсов мантиссы подключены ко входам регистра мантиссы, кроме того, выход первого импульса этого распределителя через второй элемент задержки подключен к R-входу третьего триггера, выход последнего импульса — к R-входу триггера геиератора тактов, а выход нулевого импульса соединен с R-входом регистра мантиссы, единичные выходы регистра порядка и второго триггера подключены к управляющим входам коммутатора, кроме того единичный выход второго триггера через третий элемент задержки подключен к третьему входу элемен- 40 та ИЛИ, а через инвертор подключен ко второму входу второго элемента И, единичный выход первого триггера подключен к третьему входу второго и втоРомУ входу тРетьего элементов И, 45 а единичный выход третьего триггера ко второму входу первого элемента И.
На чертеже представлена блок-схема преобразователя напряжения в код.
Устройство содержит источник 1 преобразуемого напряжения, делитель
2 напряжения со ступенями деления, различающимися в два раза, коммутатор 3, сравнивающий блок 4, преобразователь кода в напряжение (ПКН) 5, элемент ИЛИ 6, триггер 7, элемент 8 задержки, генератор .9 тактов, включающий задающий генератор 10 и триггер 11, элемент И 12, распределитель
13 импульсов мантиссы, регистр 14 мантиссы, элемент 15 задержки, элемент И 16, триггер 17, элемент И 18, распределитель 19 импульсов порядка, регистр 20 порядка, инвертор 21, триггер 22, элемент 23 задержки, шиф- ратор 24. Выход источника 1 преобразуемого напряжения через последовательно включенные делитель 2 напряжения и коммутатор подключен к одному из входов сравнивающего блока 4, к другому входу которого подключен выход ПКН 5, а выход сравнивающего блока 4 соединен со входом разрешения записи регистра 14 мантиссы, входом элемента ИЛИ 6 и с R-входом триггера
17. Входная шина "Запуск" подключена к S-входам триггеров 11, 17 и к Rвходам регистра 20 порядка и триггера 22, а к S-входу триггера 7 через элемент ИЛИ 6. Выходы регистра 14 мантиссы подключены ко входам ПКН 5 и к выходным шинам "Мантисса". Выходы регистра 20 порядка и триггера 22 подключены к управляющим входам коммутатора 3 и через шифратор 24 к выходным шинам "Порядок". Выход задающего генератора 10, генератора 9 тактов подключены через элемент И 12 к счетному входу распределителя 13 импульсов мантиссы, а через элемент
И 18 к счетному входу распределителя
19 импульсов порядка и через элемент
15 задержки и элемент И 16 к Р-входу регистра 20 порядка соответственно.
Нулевой выход триггера 11 подключен к R-входам распределителей 13 и 19 импульсов мантиссы и порядка соответственно. Единичный выход триггера 17 подключен ко входам элементов И 16 и 18. Единичный выход триггера 7 подключен ко входу элемента И 12.
Единичный выход триггера 11 подключен ко входу разрешения задающего генератора 10. Единичный выход триггера
22 подключен через последовательно соединенные элемент 23 задержки и инвертор 21 ко входу элемента И 18.
Выход элемента 23 задержки подключен ко входу элемента ИЛИ 6. Выходы распределителя 13 импульсов мантиссы подключены ко входам регистра 14 мантиссы. Кроме того, выход первого импульса распределителя 13 импульсов через элемент 8 задержки подключен к R-входу триггера 7, а выход последнего импульса — .к R-входу триггера 11.
Устройство работает следующим образом. .Импульс запуска устанавливает триггеры 7, 11 и 17 в единичное состояние, а триггер 22 и регистр
20 — в исходное состояние. При этом -задающий генератор 10 формирует импульсы. Эти импульсы через элемент
И 12 запускают распределитель 13 импульсов. Нулевой импульс этого распределителя импульсов устанавливает в исходное состояниЕ регистр 14, а первый импульс устанавливает старший разрад регистра 14 в единичное состояние. В результате с выхода
ПКН 5 на второй вход сравнивающего блока .4 поступает напряжение, соот841111 ветствующее напряжению старшего разряда ПКН 5. Кроме того, первый импульс распределителя 13 импульсов через элемент 8 задержки устанавливает триггер 7 в исходное состояние и импульсы задающего генератора 10 через элемент И 12 не проходят, Импульсы задающего генератора 10 через элемент И 18 также запускают распределитель 19 импульсов и через элемент 15 задержки и элемент И 16 поступают на второй
R-вход регистра 20. Первый импульс распределителя 19 импульсов устанавливает триггер старшего разряда регистра 20 в состояние "1", включая тот ключ коммутатора 3, который подключает ступень делителя, соответствующую наибольшему ослаблению напряжения источника 1 преобразуемого напряжения. В результате на первый вход сравнивающего блока 4 поступает напряжение с наибольшим ослаблением. Если это напряжение меньше напряжения поступающего на второй вход сравнивающего блока 4, то последнее не срабатывает. В этом случае импульс, который переключает распределитель 19 импульсов, задержанный на время, определяемое временем задержки элемента 15 задержки, через элемент И 16 устанавливает триггер регистра 20 в исходное состояние. Следующий импульс задающего генератора 10 через элемент
И 18 переключает распределитель 19 импульсов в следующее состояние, устанавливая .следующий триггер регистра 20 в состояние "1". При этом включается следующий ключ коммута-. тора 3 и на первый вход сравнивающего блока 4 поступает напряжение а в два раза больше, чем на предыдущем такте. Если это напряжение меньше напряжения, поступающего на второй вход сравнивающего блока 4, то аналогично ранее рассмотренному, триггер регистра 20 устанавливается в исходное состояние.
Таким образом, устройство работает до того такта, при котором напряжение поступающее с выхода коммутатора 3 на первый вход сравнивающего блока 4, меньше напряжения, поступающего на его второй вход с выхода ПКН 5.
При срабатывании сравнивающего блока
4, его выходной импулЬс устанавливает триггер 17 в исходное состояние, блокируя тем самым элементы И 16 И
18, и включенный в единичное состояние триггер регистра 20 остается в этом состоянии до поступления следующего импульса запуска. Состояние регистра 20 в этом случае соответствует унитарному коду порядка напряжения, поступающего с источника 1 преобразуемого напряжения. Этот код преобразуется шифратором 24 в двоичный код и поступает на выходные шины
"Порядок". Тот же импульс сравнивающего блока 4 через элемент ИЛИ б устанавливает триггер в состояние
"1"..При этом импульсы с задающего генератора 10 проходят на вход рас5 пределителя 13 импульсов и начинается определение кода мантиссы напряжения, поступающего от источника 1 преобразуемого напряжения. Первый из этих импульсов устанавливает следующий триггер регистра 14 в состояние
"1" (первый триггер регистра 14 уже переключен в состояние "1"), подключая тем самым ко второму входу сравнивающего блока 4 напряжение, равное половине напряжения первого (старшего)
15 разряда ПКН 5. Если сумма этих двух напряжений больше напряжения, поступающего с выхода коммутатора 3 на первый вход сравнивающего блока 4, то второй триггер устанавливается в,ис2ц ходное состояние, а если сумма этих двух напряжений больше, то второй триггер также остается в состоянии "1" °
На следующем такте производится уравновешивание следующего триггера и т.д. В этом случае устройство работает как обычное устройство поразрядного уравновешивания. Если при включении младшего разряда регистра
20 сравнивающий блок 4 не сработает, то все .триггеры регистра 20 устанавливаются в исходное состояние, а следующий импульс распределителя 19 импульсов устанавливает триггер 22 в состояние "1". Выходное напряжение этого триггера включает ключ коммутатора 3, подключенный к первому входу сравнивающего блока 4 выход делителя 2 напряжения с наименьшим коэффициентом деления. Это выходное íà- о
40 пряжение, задержанное на время определяемое временем задержки элемента
23 и инвертируемое инвертором 21,блокирует прохождение импульсов через элемент И 18 на вход распределителя
19 импульсов. Кроме того, через элемент ИЛИ б это напряжение устанавливает в состояние "1" триггер 7, и тактовые импульсы проходят через элемент И 12 на вход распределителя 13 импульсов, т.е. начинается определение кода мантиссы, соответствующей напряжению источника 1 преобразуемого напряжения, аналогично рассмотренному ранее. Последний импульс распределителя 13 импульсов устанавливает триггер 11 в исходное состояние "0". При этом задающий генератор 10 прекращает формировать импульсы, а распределители Импуяьсов
13 и 19 устанавливаются в состояние
gQ "0". После окончания .преобразования устройство находится в этом состоянии до прихода следующего импульса запуска.
В предлагаемом устройстве повышение точности преобразования. сигналов
841111 малых уровней при большом динамичес- . ком диапазоне входных напряжений достигается за счет сжатия динамического диапазона входного напряжения на входе сравнивающего блока ,ступенями, различающимися в два раза с запоминанием числа ступеней,до величины, при которой напряжение на входе сравнивающего блока будет больше или равно напряжению, соответствующему "1" старшего разряда кода мантиссы, а затем начинается определение кода мантиссы, как в обычных преобразователях напряжения в код с поразрядным уравновешиванием.
Сжатие динамического диапазона производится с помощью делителя, при- 15 чем максимальный входной сигнал делится в 21" раз (где m - число разрядов Регистра порядка), а минимальный входной сигнал — в 2 раз, т.е. минимальный сигнал на вход сравниваю- 2О ифло блока проходит полностью. Величина напряжения младшего разряда в этом преобрезователе равна Ощ, /2" (где 0ОП- напряжение источника опорного напряжения; n — число разрядов регистра мантиссы).
Формула изобретения реобразователь напряжения а код 30 содержащий источник преобразуемого напряжения, сравнивающий блок, преобразователь кода в напряжение, Регистры порядка и мантиссы, шиФратор и генератор тактов, включающий задающий генератор и триггер, при этом вы- З5 ходы Регистра мантиссы соединены со входами преобразователя кода в на, пряжение, выходы регистра порядка соединены со входами шифратора, а единичный выход триггера генератора 40 тактов — со входом разрешения задающего генератора, о т л и ч а ю— шийся тем, что, с целью повышения точности преобразования сигналов маЛых уровней при большом динами- 4 ческом диапазоне входных напряжений, введены распределитель импульсов мантиссы, распределитель импульсов порядка, первый, второй и третий тригеры первый, второй и третий эле- 5() менты И, элемент ИЛИ, первый, второй и третий элементы задержки, делитель напряжения и коммутатор, причем источI ник преобразуемого напряжения последовательно соединен через делитель напряжения и коммутатор с первым входом сравнивающего блока, ко второму входу которого подключен выход преобразователя кода в напряжение, а выход подключен ко входу элемента ИЛИ, к
R-входу первого триггера и ко Входу разрешения записи регистра мантиссы, при этом входная шина "Запуск" подключена к R-входам второго триггера и регистра порядка, к S-входу первого триггера и через элемент ИЛИ к
S-входу третьего триггера, а выход генератора тактов через первый элемент И подключен к счетному входу распределителя импулвсов мантиссы, через второй элемент И вЂ” к счетному входу распределителя импульсов порядка и через первый элемент задержки и третий элемент И - ко второму Rвходу регистра порядка, нулевой выход триггера генератора тактов подключен к R-входам распределителей импульсов порядка и мантиссы, а (я-1) выходцы распределителя импульсов порядка подключены к (m-1) S-входам регистра порядка, причем m-тый импульс подключен к S-входу второго триггера, а выходы распределителя импульсов мантиссы подключены ко входам регистра мантиссы, кроме того, выход первого импульса этого распределителя через второй элемент задержки подключен к
R-входу третьего триггера, Выход последнего импульса — к R-входу триггера генератора тактов, а выход нулевого импульса соединен с й-входом регистра мантиссы, единичные выходы регистра порядка и второго триггера подключены к управляющим входам коммутатора, кроме того, единичный выход второго триггера через третий элемент задержки подключен к третьему входу элемента ИЛИ, а через инвертор подключен ко второму входу второго элемента И, единичный выход первого триггера подключен к третьему входу второго и второму входу третьего элементов И, .а единичный выход третьего триггера — ко второму входу первого элемента И.
Источники информации, принятые во внимание при экспертизе
1 ° Авторское свидетельство СССР
9 Зб4091, кл. Н 03 К 13/17, 22.12.70.
841111
muccu
Составитель Л. Беляева
Техред . Т .Маточка Корректор Н. Бабинец
Редактор Г. Волкова
Филиал ППП "Патент",г. Ужгород, ул. Проектная, 4
Заказ 4868/83 Тираж 988 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва,Ж-35, Раушская наб., д. 4/5