Микропроцессорная секция
Патент 842789
Авторы
Микропроцессорная секция
Иллюстрации
Реферат
(б1) Дополнительное к авт. саид-ву— (22) Заявлено 1204?9 (21) 2771989/18-24 с присоединением заявки ¹ (23) Приоритет—
Опубликовано 3006,81, Бюллетень Мо 24
Дата опубликования описания 30,06.81 (51)М. Кд.
G 06 F 7/00
G 06 F 9/20
Государственный комитет
СССР по делам изобретений и открытий (53) УДК 681. 325 (088. 8) (72) Авторы изобретения
М.А.Гладштейн, В.А.Баскаков и B.l1.Комаров (71) Заявитель
Рыбинский авиационный технологический институт. (54) ИИКРОПРОЦЕССОРНЯЯ СЕКЦИЯ
Изобретение относится к вычислительной технике и может быть исполь зовано при построении универсальных
ЗВМ.
Известна микропроцессорная секция,. содержащая D-òðèrråðû и элементы И (11.
Недостаток ее — ограниченные функциональные возможности.
Известна также микропроцессорная секция, содержащая регистр-аккумулятор и группы шин (2 .
Недостаток этой секции — ограниченный набор переключательных функций. 15
Наиболее близкой по технической сущности к предл-гаемой является микропроцессорная секция, содержащая регистр-аккумулятор, группы шин управления, шины данных функционально- 20 го переноса и шину тактовых иытульсов Г2) .
Недостаток известной секции — ограниченные функциональные возможности, обусловленные тем,.что каждый 25 разряд результата и функциональный перенос влево описываются ограниченHEifM набором переключательных функций трех аргументов: разрядов операндов и функционального переноса влево из 30 предыдущего разряда. Это позволяет реализовать лишь шесть основных операций, выполняемых за одич такт синхронизации: арифметическое сложение в дополнительных кодах, поразрядные логические сложение, умножение и инверсия суммы по лоб 2 сдвиг влево и вправо на один разряд. Функциональный перенос вправо сводится к одной операции — сдвигу вправо на один разряд.
Цель изобретения — расширение функциональных возможностей микропроцессорной секции.
Поставленная цель достигается тем, что в микропроцессорную секцию, содержащую триггеры нулевого и первого разрядов группы шин управления,. входные и выходные шины даАных, входную и выходные шины функционального переноса влево, входную и первую выходную шины функционального переноса вправо и шину тактовых импульсов, соединенную с синхронизирующими входами триггеров нулевого и первого разрядо дополнительно введены вторая выходная шина функционального переноса вправо и первый, второй, третий, четвертый, пятый, шесто, седьмсй и восьмой муль,типлексоры, причем первая, вторая„
842789 третья и четвертая группы шин управления соединены с информационными входами соответственно первого, второго, третьего и четвертого мультиплексоров, первые управляющие входы которых соединены с входной шиной данных,, а вторые управляющие входы первого, второго и третьего мультиплексоров соединены с первой входной шиной функционального переноса влево, третий управляющий вход первого мультиплексора соединен с выходом триггера. нулевого разряда, первый выходной шиной данных и вторым упраэляющигл входом четвертого мультиплексора, выход которого соединен с первой выходной шиной функционального переноса вправо, а третий управляющий вход четвертого мультиплексора — со второй выходной шиной функционального переноса вправо, с третьими управляю— щими входами второго и третьего мультиплексоров, вторая входная шина данных соединена с первыми управляющими входами пятого, шестого, седьмого и восьмого мультиплексоров, информаци— снные входы которых соединены соответственно с первой, второй, третьей и четвертой группами шин управления, вторые управляющие входы пятого, шестого и седьмого мультиплексоров соеди нены с выходами первого мультиплексора и с первой выходной шиной функционального переноса влево, третий уп— равляющий вход пятого мультиплексора соединен с выходом триггера первого разряда, со второй выходной шиной данных и со вторым управляющим входом восьмого мультиплексора, третий управляющий вход которого соединен с третьими управляющими входами шесто— го и седьмого мультиплексоров и со входной шиной функционального переноса вправо, выход пятого мультиплексора соединен со второй выходной шиной функционального переноса вле:во, выход шестого мультиплексора соединен с шестым J âõîäîì триггера первого разряда, к вход которого соединен с инверсным выходом седьмого мультиплексора, выход восьмого мультиплексора соединен со второй выходной шиной функционального переноса вправо, выход второго мультиплексора соединен с J-входом триггера нулевого разряда, к-вход которого соединен с инверсным выходом третьего мультиплексора.
На чертеже представлена функциональная схема микропроцессорной секUHH, Схема содержит, триггеры 1 и 2 нулевого и первого разрядов, первую, вторую, третью и четвертую группы шин 3-6 управления, первый, второй, третий и четвертый .мультиплексоры
7-10, первую входную шину 11 данных и входную шину 12 функционального переноса влево, первые выходные шины данных 13 и функционального переноса вправо 14, вторую выходную шину 15 функционального переноса вправо, вто,рую входную шину 16 данных, пятый, шестой, седьмой и восьмой мультиплексоры 17-20, первую выходную шину 21 функционального переноса влево, вторую выходную шину 22 данных, входную шину 23 функционального переноса вправо, вторую выходную шину 24 функционального переноса влево и шину 25 тактовых импульсов.
iG
Микропроцессорная секция работает следующим образом.
Двоичный код, подаваегый по группам шин 3-6 управления задает вид реа— лизуемой операции над двумя оперендами, один из которых записан в триггер
1 и 2, а второй установлен на входных шинах 1 и 16 данных. На выходах мультиплексоров 8,9 и 18 и 19 форми— руются сигналы, определяющие нулевой
2О и первый соответственно разряды кода результата операции. При этом i-тый разряд результата (нулевой или ерэый) является переключательной функцией четырех аргументов: сигнала на
1-той выходной шине данных первой 13 или второй 22, сигнала íà i òîé входной шине данных (первой 11 или второи 16) сигнала функционального пере— носа влево, поступающего го входной
ЗО шине 12 функционального переноса вле— во или непосредственно с выхода мультиплексора 7 и сигнала функционального переноса вправо, поступающего непосредственно с выхода мультиплексора 20 или по зходной шине 23 функционального переноса вправо. Вид этой
Функции определяется двоичным кодом, подаваемым по группам шин 4 и 5 уп— равления. Одновременно на. выходах мультиплексоров 7 и 10 формируются .
40 сигналы функциональных переносов из нулевого разряда влево и вправо, которые,поступают на первые выходные шины функционального переноса влево
21 и вправо 14 соответственно. Аналогично на выходах мультиплексоров
17 и 20 формируются сигналы функционального переноса из первого разряда влево и вправо, которые поступают на вторые выходные шины функционального переноса влево 24 и вправо 15 соответственно.Сигналы функционального переноса. влево из !-того разряда являются переключательными функциями трех аргументов: сигнала на -той выходной шине данных (первой 13 или второй 22), сигнала на -той входной шине данных (первой 11 или второй 16) и сигнала функционального переноса влево из (-1)-ro разряда, поступающего по входной шине функционального переноса влево 12 или непосредственно с выхода мультиплексора 7. Сигналы функционального переноса вправо из i-того разряда являются переключательными функциями трех аргументов: сигнала у на i-той выходной шине данных (пер842789
1!о фронту тактового импульса, по10 ступающего по шине 25 тактовых импульсов на вход синхронизации триггеров
1 и 2, происходит запись кода результата операции в разряды триггеров 1 и 2. Этот код подается на первую 13 и вторую 22 выходные шины данных.
Код, записанный в триггерах 1 и 2 остается неизменным до прихода фронта следующего тактового импульса.
Эффективность изобретения заключается в расширении функциональных возможностей микропроцессорной секции за счет обеспечения реализации 2 52
4,294 967 296 (количество возможных кодовых комбинаций на четырех группах шин управления) различных арифметико-логических операций с двумя операндами, каждая из которых выполняется за один такт синхрониза-. ции. Это обусловлено тем, что каждый разряд результата описывается полным набором всех возможных переключательных функций четырех аргументов разрядов операндов и функциональных переносов влево и вправо. А каждый функциональный перенос влево и вправо описывается полным набором всех возможных переключательных функций трех аргументов: разрядов операндов и функционального переноса влево из преды- 40 дущего разряда или вправо из после— дующего, соответственно. Предлагаемая секция позволяет реализовать 16 поразрядных логических операций, из которых лишь 3 выполняются известной секцией, а также совмещенные операции, например арифметическое сложение в дополнительных кодах с одновременным инвертированием или другим преобразованием кода результата и т.п.
Формула изобретения вой 13 или второй 22), сигнала на i .той входной шине данных (первой 11 или второй 16) и сигнала функционального переноса вправо из (i+1)-го разряда, поступающего непосредственно с выхода мультиплексора 20 или по входной шине 23 функционального переноса вправо. Вид этих функций определяется двоичными кодами, подаваемыми по группам шин 3 и 6 управления.
Реализация за один такт совмещенных арифметико-логических операций позволяет повысить быстродействие микропроцессорной секции.
Микропроцессорная секция, содержа- 40 щая триггеры нулевого и первого разряда, группы шин управления, входные и выходные шины данных, входную и выходные шины функционального переноса влево, входную и первую выходную ши- 65 ну функционального переноса вправо и шину тактовых импульсов,соедицрнную, с синхронизирующими входами триггеров нулевого и первого разряда, о тл и ч а ю щ а я с я тем, что, с целью расширения функциональных возможностей за счет увеличения числа арифметико-логических операций с операндами, в нее дополнительно введены вторая выходная шина функционального переноса вправо, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой мультиплексоры, причем первая, вторая, третья и четвертая группы шин управления соединены с информационными входами соответственно первого, второго, третьего и четвертого мультиплексоров, первые управляющие входы которых соединены с пер.— вой входной шиной данных, а вторые управляющие входы первого,,второго и третьегО мультиплексоров соединены с входной шиной функционального переноса влево, третий управляющий вход первого мультиплексора соединен с выходом триггера нулевого разряда первой выходной шиной данных и вторым управляющим входом четвертого мультиплексора, выход которого соединен с первой выходной шиной функциональногo переноса вправо, а третий управляющий вход четвертого мульти:— лексора — со второй выходной шиной функционального переноса вправо, и с третьими управляющими вход.-:ми второго и третьего мультиплексоров, в: рая входная шина данных соединена с первыми управляющими входами пят;.го, шестого, седьмого и восьмого мул:-типлексоров, информационные входы кото— рь-х соединены соответственно с первой, второй, третьей и четвертой группами шин управления, вторые упр.::" ляющие входы пятого, шестого и седь— мого мультиплексоров соединены с «ыходами первого мультиплексора и с первой выходной шиной Функционального переноса влево, третий управляющий вход пятого мультиплексора соединен с выходом триггера первого разряда, со второй выходной шиной данных и со вторым управляющим входом восьмого мультиплексора, третий управляющий вход которого соединен с третьими управляющими входами шестогo и седьмого мультиплексоров и со входной шиной функциональногo переноса вправо, выход пятого мультиплексора соединен со второй выходной шйной функ— ционального переноса влево, выход шестого мультиплексора соединен с
J — входом триггера, первого разряда, к-вход которого соединен с инверсн.l.. выходом седьмого мультиплексора, вь: ход восьмого мультиплексора соединен со второй выходной шиной функционального переноса вправо, выход второго мультиплексора соединен с J-âõoäoì триггера нулевого разряда, к-вход т хни—
C > ю .1 >
< ос aвитель Н, Зепдель (актер К, ковальнук Гехред И . дс"(алош sapp .< ÃÎ : Г. laз ;о
5 10 2/6 3 1ираж 745 Подписное
ВИИИНИ Государственно.-о комитета "С! пс делам изобретений и открытий
113035,. Москва, Ж-35, н-тушская пыб,, „д, 4/5
3 -.кав
Фи. кал Цlili la . е нт, Г, Уждород,. ул . I!.Оек тив я 4 которого соединен " инверсным выходои третьего мультиплексора.
Источники информации,.
pринят е во вин ание при экспертизе
1 . Заявка Яг онии, 52- 1 70 ..кл. 98/5/0Т, 1977.
2. Зарубежная электронная ка, — И-ЦНИИ,"Электроник=:",. 1
7 9, с. 19-21 (прстотип) .