Двоичный делитель частоты

Двоичный делитель частоты

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТИЗЬСТВУ

Сеюз Севетскик

Социалистических

Республик (щ843Ь!О (61) Дополмнтельное к авт. свнд-.ву (51)M, Кл.з (22) Заяв лено 15.08,79 (21) -,2814177/18-24

1 есудвфстеелкмй квмятет.СССР вв аемвхт нзебретеммВ

il 9TiphlTlla с присоединением заявки М

G 06 F 7/68

Н 03 К 23/00 (23) Приоритет

Опубликовано З00681,Бюллетень М 24 (53) УДК 681.3 (088.8) Дата опубликования описания - 3.0«0681 (72) Автор изобретения

П.В.Соловов

Рязанский радиотехнический институт (71) Заявитель (54) ДВОИЧНЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относится к автомати.ке и вычислительной технике и может быть использовано как автономное операционное звено, так и в составе частотно-импульсных вычислительных устройств.

Известен делитель частоты, содержащий двоичный счетчик, узел переноса кода и элемент задержки, причем выход старшего разряда счетчика через элемент задержки управляет узлом переноса входного кода в двоичный счетчик а входная частота подается на двоичный счетчик, при переполнении которо го открывается узел переноса, через который входной код Н „ заносится в счетчик f 1), Недостаток этого устройства— болыаие динамические погрешности, обусловленные изменением входного кода от момента его переноса в счетчик до момента переполнений счетчика. .Известен делитель частоты, содержащий суммирующий двоичный1 счетчик и схему сравнения кодов, выход которой соединен с установкой 0 счетчика, выходы каждого разряда которого соединены со входами схем сравнения,, другие входы которой подключены к разрядным шинам входного кода. В: этом устройстве импульс выходной частоты

8ы с вх (Вч( появляется в момент достижения содержимым счетчика величины входного кода t2).

Недостаток известного .устройства относительно невысокое быстродействие за счет низкого значения верхнего предела, входной частоты.

Целй изобретения - устранение, увеличение быстродействия,.

Ноставленная цель достигается

15 тем, что двоичный делитель частоты, содержащий двоичный суммирующий счетчик и схему сравнения кодов, входы ко.орой соединены с выходами счетчика и. со входами разрядов входного

20 кода двоичного делителя частоты, дополнительно содержит формирователь импульса и элемент И, причем выход схеьиа сравнения кодов соединен с первым входом элемента И, выход которо25 го соединен е выходом двоичного делителя частоты и с установочными входами счетчика, счетный. вход которого соединен со вторым входом элемента

И и выходом формирователя .импульса, 30 вход которого соединен со входом

842810 4 входной частоты двоичного делителя частоты.

На фиг.l приведена блок-схемадвоичного делителя частоты; на фиг.2 временные диаграммы, поясняющие его работу.

Делитель частоты содержит двоичный суммирующий счетчик 1, схему 2 сравнения кодов, формирователь 3 импульса и элемент И 4, причем выход схемы 2 сравнения кодов соединен с первым входом элемента И 4 вы- ® ход которого соединен с выходом 5 на который поступает выходная частоты, а также со входом установки в единицу первого разряда счетчика

1 и входом установки в нуль осталь- 15 ных разрядов, счетчика 1, счетный вход которого;.соединен со вторым входом элемента H 4 и выходом формирователя 3 импульса, вход которого соединен со входом 6, иа кото- 20 рый поступает входная частота.

Входы схемы 2 сравнения кодов подключены к разрядным выходам счетчика,l и к многоразрядномуг входу 7 входного кода. 25

Делитель частоты работает следующим образом.

Формирователь 3 формирует из, входной последовательности короткие импульсы, которые, поступая в счетчик

l,óâåëè÷Hâàþò его содержимое Я до величины 0@ . При этом на выходе схемы 2 сравнения кодов появляется высокий потенциал. Благодаря этому следующий импульс входной частоты пройдет через. элемент И 4 на выход устройства и, кроме того, установит

О счетчик 1 в исходное состояние

Nct4=OO...01.Ïðè этом высокий потен- . цйап на выходе схемы 2 сравнения кодов меняется на низкий, и элемент . 40

И 4 закрывается °

Таким образом, если в известном устройстве импульс выходной частоты формируется за один N „ -ый период входной частоты, то в предлагаемом 4я делителе частоты этот процесс разбит на два такта . Первый из них заканчивается после поступления в счетчик 1 (Nt}tt -1)-го импульса входной.частоты,, появлением высокого потенциала иа выходе схема 2 срав.нения кодОв (N **0 .). Второй такт занимает следующий период входной частотыз N . -ый импульс проходит чеьез элемент H 4 на выход делителя частоты, а также устанавливает счетчик в исходное состояние. Минимально допустимый период следования импульсов входной частоты составляет

Т® „= 4,+, где К,, - время задержки сраЪатывания счетчика 1 н схемы 2 сравнения.

Для известного устройства эта величина вдвое больше, так как появив-. шийся через время {ь + ) импульс на выходе схема 2 сравнения кодов должен произвести обнуление счетчика 1 (V ) и только через время ь2 исчезнет (с такой задержкой схема 2 сравнения отреагирует на обнуление счетчика 1).

Таким образом, повышение быстродействия достигается за счет того, что верхний предел выходной частоты в предлагаемом устройстве выше вдвое, чем у прототипа.

Формула изобретения

Двоичный делитель частоты, содержащий двоичный суммирующий счетчик и схему сравнения кодов, входы которой соединены с выходами счетчика и со входами разрядов входного кода двоичного делителя частоты, о т— л н ч à ro ta н и с я тем, что, с целью повышения быстродействия, он дополнительно содержит формирователь импульса и элемент И, причем выход схемы сравнения кодов соединен с первым ВхОдом элемента И, выход которого соединен с выходом двоичного делителя частоты н с установочными входами счетчика, счетный вход которого соединен со вторым входом элемента И и выходом формирователя.импульса, вход которого соед.-анен со входом входной частоты двоичного делителя частоты.

Источники информации, принятые во внимание прн экспертизе

1. Тахванов Г.И. и др. О построении импульсных моделей с обратной связью. Сб. Аналоговая и аналогоцифровая вычислительная техника .

М., Машиностроение, 1965, с.101«

102.

2. Nartin,J.D. Signal Processing

and Computat1on Itslng Pulse-Rate

Technigues- The Radio and Electro-, nic Fng ., v.38, No 6, Dec.1969, р. 335.

Составитель Н. Слрсарев

Редактор И..Ковальчук Техред А. Вабинец . Корректор И шаров и

° В Ю

Заказ 5103161 Тиран 745 Поднисное

BHHHOH Государственного комитета СССР по.делам изобретений и открытий

113035, иосква, м-35, Рауыскаю наб., д.4/5

Филиал ПОП Патент, r.уигофод, ул.Проектная, 4