Устройство для исправления ошибокв системе остаточных классов

Устройство для исправления ошибокв системе остаточных классов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДИТИЛЪСТВУ

Союз Советских

Социалистических

Республик (1)842820 (61) Дополнительное к авт. свид-ву (22) Заявлено 170779 (21) 2816370/18-24 р )м. к,. . G 06 F 11/08 с присоединением заявки Йо(23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 300681. Бюллетень М9 24.(53) УДК 681 3 (088.8),Цата опубликования описания 300681 (72) Авторы изобретения

В.С.Василенко и С.И.Григорьев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК

В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ жит регистр информационной и регистр контрольной части кода числа, узел свертки по контрольным основаниям, узел перевода СОК -ПСС, вычитатель, таблицу поправок н сумматор, выходы регистра контрольной части числа подсоединены к первым входам вычйтателя, ко вторым входам которого подсоединены выходы узла свертки по контрольным основаниям, выходы вычитателя подсоединены ко входам таблицы поправок, выходы регистра информационной части числа через узел перевода .СОК-.ПСС подсоединены ко входам узла свертки по контрольным основаниям и первым входам сумматора коррекции, ко вторым входам которого подсоединены выходы таблицы поправок .(3) .

При контроле.и исправлении ошибок на регистры записывается информационная и койтрольная части кода числа соответственно. В устройстве перевода от системы остаточных классов

s позиционную систему счисления осуществляется преобразование информационной части кода числа иэ системы остаточных классов в одну йз позиционных систем, что дает возможность сформировать в узле свертки контрольИзобретение относится к вычислительной технике и используется в цифровых ЭВМ повышенной информационной надежности.

Известно устройство длa исправления ошибок, содержащее регистр Приемных элементов, дешифратор, группы элементов И и ИЛИ, элемент фиксации окончания приема кодовых комбинаций, элемент запрета и элемент ИЛИ. В этом устройстве обеспечивается обнаружение и исправление. одиночных ошибок в коде числа (1).

Недостатком этого устройства asляется невозможность коррекции оши- 1з бок кратности большей единицы.

Известно устройство для исправления ошибок в системе остаточных . классов, содержащее операционный и запоминающий регистр с и выходами, 20 блоки памяти констант нулевизации, дешифраторы, блоки памяти констант нулевиэации и ошибок, сумматор, переключатели и логические элементы (2).

Недостатком устройства является низкое быстродействие,и большие saтраты оборудования.

Наиболее близким техническим решением к предлагаемому изобретению является устройство, которое содер- 30

842820. ный признак, который в вычитателе сравнивается с контрольной частью кода числа. Наличие между ними разницы свидетельствует об ошибке в представлении кода числа, величина и адрес которой определяются в таблице поправок. Полученная поправка в сумматоре складывается с информационной частью кода числа, тем самым выполняется коррекция искаженного числа.

Недостатком известного устройства являются значительные затраты.оборудования в ЭВМ, используемого для хранения и обработки контрольной части кода числа.

Цель изобретения - сокращение оборудования в 3ВМ, используемого для хранения и обработки контрольной части кода числа.

Поставленная цель достигается тем, что в устройство для исправле- 20 ния ошибок в системе остаточных классов, содержащее регистры информационных и контрольных разрядов, вычитатель, блок свертки по контрольным основаниям, блок памяти g5 ошибок и сумматор, причем входы регистров информационных и контрольных разрядов являются входами устройства, выход регистра контрольных разрядов соединен с первым входом вычитателя, выход которого соединен со входом блока памяти ошибок, первый выход блока памяти ошибок соединен с первым входом сумматора, выход блока свертки по контрольным основаниям соединен со вторым входом вычитателя введены первый и второй коммутаторы и блок памяти, причем выходы регистра информационных разрядов соединен со входами блока памяти и с группой информационных входов пер- <О вого коммутатора, выходы которого соединены со вторым входом сумматора, выход сумматора соединен с информационными входами второго коммутатора, выходы которого соединены с соответ- 45 ствующими входами регистра .информациенных разрядов, выходы блока памяти соединены со входами блока сверток по контрольным основаниям, второй выход блока памяти ошибок соединен с gp управляющими входами первого и второго коммутаторов.

Устройство для исправления ошибок в системе остаточных классов реализует способ обнаружения ошибок, который заключается в следующем.

Информационная часть кода числа сопровождается, как и при известных способах контроля по модулю, коитрольиым признаком. В отличие от известных способов, контроЛьный признак 40 получается следующим образом.:информационная часть кода числа разбивается на фиксированные группы определеиной разрядности. Разрядность групп определяет кратность обнаружи- 45 ваемых и исправляемых ошибок. Код группы, рассматриваемый как некоторое число d. умножается на соответствующий вес С.. От суммы

1 полученных произведений вычисляется остаток (остатки) по контрольному модулю (модулям) в соответствии с выражением

r (A) = С,., (1) где п — число койтрольных групп информационной части кода числа; с — контрольный модуль, (х,„ — знак, обозначающий вычисление остатка величины х по модулю а.

В качестве весовых коэффициентов

C берутся числа, удовлетворяющие приведенному ниже выражению (4).

Величина контрольного модуля выбирается из следующих условий. Вопервых, для обеспечения однозначного соответствия между величиной ошибки представления и контрольным признаком операнда (1), необходимо чтобы величина модуля превышала число всевозможных сбоев, обнаружение и исправление которых возможно для данного способа, т.е. q n .2 (2) где К вЂ” разрядность используемых фиксированных групп.

Во-вторых, для обеспечения однозначности необходимо соблюдать условие неравенства между собой контрольных признаков при возникновении сбоев в любой из групп, то есть (а„C )© Ф (а С $4 (3) где а .(а,) — величийа ошибок в i-й

1 (j-той) группе, или в общем виде и (a,. С„. -а -С-3 @0, (4) где знак х; означает вычисление конъюнкций велйчин х„ . Выражение (4) малоудобно ввиду сложности решения неравенств.в булевой алгебре, поэтому для практических расчетов использовать получаемое из (2), (3) выражение

Я а С,.-а Cj (5) где Й вЂ” любой из натурального ряда чисел.

При этом при вычислении контрольного признака в соответствии с выражением (1) .обеспечивается независимая (параллельная) обработка информацич по каждой иэ групп, что позволяет получить высокое быстродействие устройств контроля, реализующих прйведенный способ кодирования ннформации.-

При поиске и исправлении ошибок. в коде числа вновь производится вы- числение контрольного признака в соответствии с выражением (1). Полученный контрольный признак сравнивается с контрольной частью кода числа.

Если они отличаются, то это свидетельствует о наличии искажения з ко842820

30

65 де. числа. Поскольку контрольный модуль и весовые коэффициенты, вычис« ленные в соответствии с (2 ° ..5), обеспечивают однозначное соответствие между -содержимым любой из групп и величиной контрольного признака,то по величине, разности контрольных признаков однозначно определяется величина ошибки и номер группы, в которой она произошла. Действитель но, при наличии ошибки в представ- лении числа величина контрольного признака в соответствии с (1) .будет равна . ф н

r(A) $Zd;C„+ (d +Дс ) C> + Я d.1 C ) <

1 j 1 3 .. 1 19 (6) где aaL - величина ошибки в 3-той группе кода числа.

В результате сравнения полученного в соответствии с (б) контрольного признака числа с контрольной частью кода числа получим

r (A) =fr (A) -r (A)$+ (7)

Если предварительно рассчитать таблицу соответствия между любой возможной ошибкой в любой иэ групп кода числа и величиной разности контрольных признаков (7), то по величине разности контрольных признаков из такой таблицы (таблицы поправок) выбирается адрес и величина групповой ошибки, что позволяет произвести ее коррекцию.

На чертеже представлено устройст-. во для исправления ошибок к системе остаточных классов, схема.

Устройство содержит регистр 1 информационных разрядов кода числа, регистр 2 контрольных разрядов кода числа, блок 3 памяти, блок 4 свертки по контрольным основаниям, вычитатель 5, блок 6 памяти ошибок, первый коммутатор 7, сумматор 8 коррекции, второй коммутатор 9.

При этом входы блока 3 памяти соединены с выходами регистра 1 информационных разрядов кода числа, а его выходы со входами блока 4, свертки по контрольным основаниям, . информационные входы первого коммутатора 7 подключены к выходам регистра информационных разрядов кода числа,,а выходы — ко вторым входам сумматора 8, выходы которого соединены с информационными входами второго коммутатора 9, первые выходы блока б памяти ошибок подключены н первым входам сумматора 8, а ее вторые выходы — к управляющим входам первого, и второго, коммутаторов, а выхо- . ды второго коммутатора 9 соединены со входами регистра 1 информационных разрядов кода числа, Регистр 1 информационных разрядов кода числа и регистр 2 контрольных . разрядов кода числа предназначены, для приема .и хранения в;процессе коррекции кода числа. Блок 3 памяти по коду группы обеспечивает выборку величин, равных остаткам по контрольному модулю от произведений этих групп на соответствующие весовые коэффициенты. Блок 4 свертки по контрольным основаниям 4 обеспечивает формирование контрольного признака числа в соответствии с выражением (1). Вычитатель 5 реализует операцию вычитания по контрольному основанию. величин, подаваемых на его входы. В таблице поправок, находя щейся в блоке б памяти ошибок по разности.контрольных признаков, на ее входе формируется величина ошибки и адрес группы, в которой она произошла. С этой целью каждая ячейка памяти таблицы поправок б содержит коды адреса группы и величины ошибки в ней, которые выдаются соответственно на вторые и первые выходы блуа б. Первый и второй коммутаторы 7, 9 обеспечивает передачу соответствующих кодов групп при наличии на их управляющих входах разрешающих сигналов ° Сумматор 8 обеспечивает сложение кода группы информационной часты кода числа с поправкой, обеспечивая тем самым исправление ошибок;

Устройство работает следующим образом.

Код контролируемого числа .записывается соответственно на .регистр

1 информационных разрядов кода числа 1 и на регистр 2 .контрольных раэрядое кода числа. В блоке 3 памяти по коду каждой группы производится считывание величин, равных остаткам по контрольному основанию от произведений этих групп на соответствующие весовые коэффициенты. Полученные величины в блоке 4 свертки складываются по контрольному основанию, образуя контрольный признак контролируемого числа, из которого в вычитатеп» 5 вычитается flc контрольному модулю ссдержимое регистра 2 контрольной части. Полученная разность используется для выборки из Таблиц поправок блока б памяти ошибок величины ошибки и адреса группы, в которой она произошла. Адрес группы формируется в виде разрешающего сигнала на одной из выходных шин блока 6 памяти ошибок. Этим самым разрешается передача на сумматор 8 через первый ксммутатор 7 информации только той группы, искажение в которой обнару« жено. В сумматоре 8, к коду искажен.ной группы добавляется поправка, 60 полученная из таблицы поправок блока 6 так, чтобы исправить обнаруженную ошибку. Второй коммутатор 9 обеспечивает передачу скорректированного кода группы в соответствующие разряды регистра 1 информационных

842820

Количество контролируемых разрядов

Вели- Кратчина, ность ошибки

Получаемый. выигрыш в числе контролируемых разрядов при контроле из- при контроле спо вестными спосо- собом взвешенных бами групп

229 2

1,86

881 3

105

2,33

673 4

1616 4

2,57

15

5,87

ЗО

14.

10 = 30

11 = 55 до разрядов. кода числа. На этом коррекция ошибки заканчивается.

Эффективность обнаружения и исправление ошибок с помощью предлагаемого устройства иллюстрируется приКак следует из таблицы при коррекции, например, четырехкратных ошибок известными способами при использовании оснований 673(1616), требующими дюжая своего размещения (10(11) разрядов, можно обеспечить контроль только 14(15) òè разрядных чисел, т,е. требуемая избыточность составляет

71(73)Ъ от числа информационных разрядов, что в ряде случаев при практической реализации неприемлемо.

При контроле с помощью предлагаемого устройства требуемая избыточность составляет 27(12)%, т.е. достигает вполне приемлемой для реализации величины.

С другой стороны, обеспечиваемая при контроле известными способами разрядность чисел недостаточна для построения современных ЭВМ, требующими 30...64 информационных разрядов. В этом случае для коррекции

30...64 разрядных слов потребуется испольэовать от контрольных разрядов при использовании известных способов и п К =10 ° ..

1.1 разрядов при использований предлагаемого устройства, где знак Х означает вычисление ближайшего больmoro целого к величине Х. При этом избыточность снижается от 86...1003 до 17...33%. Данное снижение избыточности достигается по всей ЭВМ, кроме устройства управления (арифметико.логические устройства, память всех .уровней, устройства ввода-вывода и отображение). Дополнительные элементы вводятся только в устройство коррекции и потребуют аппаратурных

6$ веденной ниже таблице. В таблице приведено количество контролируемых разрядов при коррекции ошибок определенной кратности известными способами (4) и предлагаемым способом. затрат не более, чем для реализации входящего в состав прототипа блока перевода .из системы остаточных классов в позиционную систему счисления, который в предлагаемом устройстве не используется. Следовательно,элементы, вводимые в устройство„ не приведут к дополнительным затратам о6орудования.

Формула изобретения

Устройство для исправления ошибок в системе остаточных классов, содержащее регистры информационных и контрольных разрядов, вычитатель, блок свертки по контрольным основаниям, блок памяти ошибок и сумматор, причем входы регистров информационных и контрольных разрядов являются входами устройства, выход регистра контрольных разрядов соединен с первым входом вычитания, выход которого соединен со входом блока памяти ошибок, первый выход блока памяти ошибок соединен с первым входом сумматора, выход блока свертки по контрольным основаниям соединен со вторым входом вычитателя, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, в устройство введены первый и второй коммутаторы н блок памяти, причем выходы регистра информационных разрядов соединены со входами блока памяти. и с группой информационных входов первого коммутатора, выходы которого соединены со вторым входом сумматора, выход сумматора соединен с информационныии входами второго коммутатора; выходы которого соединены с соответствующими входами регистра информационных разрядов, выходы: блока памяти соединены со входами блока сверток по контрольным основаниям, второй

842820

Составитель И.Сигалов

Редактор A.Âëàñåíêî Техред М. Коштура Корректор Н, Стец

Закаэ 5103/61 Тирам 745 Подписное

ВНИИПК Государственного комитета СССР по делам изобретений и открытий

113035, Москва, X-35 Раушская наб., д.4/5.

Филиал ППП Патент, г.ужгород, ул.Проектная, 4 выход блока памяти ошибок соединен с управляющими входами первого и второго коммутаторов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В 614437, кл. С- 06 Р 11/08, опублик.1972.

2.. Авторское свидетельство СССР

М .369567, кл. G 06 F 11/08, опублик.1973..

3. Журавлев Ю.П., Котелюк A,A., Циклинский Н.И. Надежность и контроль ЭВИ, М, Советское радио, 1978, с.137 (прототип).