Многоканальная система для анализаэкстремумов

Многоканальная система для анализаэкстремумов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К ASTON(©h43f СВИДЩУЦЬС)фУ (61) Дополнительмае к авт. свмд-ву (22) заявлемО 230977 (21) 2521401/18-24 РОМ. ХЛ«

t прмсоедименмвм заявим йо

G 06 F 15/20

Государствеииый комитет СССР по делам изобретений и открытий . (23) Приоритет ««

Опублмкоеаио 300631; Ьюллетемь М.24 (33) УДК 68.1, 325 (08 8. 8) Дата опублмКоааммя олмсаммя 300681 а

В.И.Гупалов, Ш.В.Исмаилов, A.Д.Кондаков, B.М.П лов

Б.П.Подборонов, И.И.Рева и Н;Ф.сысоев (12) Авторы изобретения (11.) Заявитель (54) МНОГОКАНАЛЬНАЯ CHCTEMA.,ДЛЯ АНАЛИЭА

ЭКСТРЕМУМОВ

Изобретение относится к вычислительной технике и информационно-измерительным системам и может быть использовано в бортовых информационно-измерительных системах контроля

5 выраб<>тки ресурса авиационных кон" струкций.

Известно устройство для выделения экстремальных значений непрерывной электрической функции, содержащее следящий аналого-цифровой преобразователь, состоящий из генератора тактовых импульсов, реверсивного счетчика,,цифроаналогового преобразователя, схемы сравнения триггера реверса, двух счетных триггеров и триггера памяти. Принцип работы указанного устройства заключается в том, что сигнал с устройства сравнения управляет триггером реверса, состояние которого определяет направление счета реверсивного счетчика. Один счетный триггер считает импульсы переноса из одного. разряда в следующий . разряд при состоянии триггера реверса Сложение, а второй счетный триггер считает импульсы заема .при состоянии. триггера реверса Вычитание, Сигналы со счетных триггеров подтверждают или изменяют состояние 30 триггера памяти. Момент смены состо; яния триггера памяти соответствует экстремуму, а численное значение экстремума снимается с реверсивного счетчика (1.1.

Известно устройство для определения знака производственной изменяющегося напряжения, содержащее две схемы сравнения,реверсивный счетчик, цифроаналоговый преобразователь и. триггер знака производной.

Входной сигнал в этом устройстве подается на схемы сравнения, уровни срабатывания которых отличаются на единицу уровня квантования. Если входной сигнал, увеличиваясь.дости- гает .уровня срабатывания первой схемы сравнения, последняя формирует импульс, который увеличивает содержимое реверсивного счетчика на единицу и опрокидывает триггер знака производной в положение Положительная производная . Это приводит к увеличению на.единицу уровня квантования напряжения иа выходе цифроаналого вого.лреобраэователя, подаваемого на.входы схемы сравнения..Дальнейшее увеличение входного сигнала ие приведет к изменению состояния триггера знака производной. Если сигнал умень842826 шается, срабатывает вторая схема сравнений, которая формирует импульс уменьшающий на единицу содержимое реверсивного счетчика и опрокидыва :ющий триггер знака производной в

;положение Отрицательная производная . момент смены знака производ ной соответствует экстремуму, à его численное значение снимается с реверсивного счетчика.

В случае построения многоканаль-. ной системы для измерения и аналйза экстремумов с использованием принци:пов вышеописанных устройств неизбежны большие аппаратурные затраты, по.скольку в этом случае система реализуется параллельным включением рассматриваемых устройств (2).

Наиболее близкой к предлагаемой является система, которая содержит кою утатор, входы которого являются информационными входами системы,. аналого-цифровой преобразователь, вход которого соединен с выходом коммутатора, первое запоминающее устройство, вход которого соединен с выходом аналого-цифрового преобразователя, второе запоминающее устрой ство, устройство сравнения, входы которого подключены соответственно к выходам аналого-цифрового преобразователя, первого и второго запоминающих устройств, регистр, входы которого подключены к выходам устройства сравнения, счетчик номера канала, выход которого соединен с адресными входами коммутатора, первого и второго запоминающих устройств, устройство управления, первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим выходами регистра, второй выход регистра соединен со входом второго запоминающего устройства, выходы устройства управления соединены соответственно с

-управляющими входами счетчика номера канала, аналого-цифрового преобразователя, первого и второго запоминающих.устройств и регистра, четвертый вход устройства управления соединен с выходом генератора тактовых импульсов.

По тактовому импульсу устройство управления подает импульс на вход счетчика номера канала,тем сазым подключает следующий канал. Затем устройство управления осуществляет запуск аналого-цифрового преобраэова. теля. Первое и второе запоминающее устройства постоянно находятся в режиме считывания (нуль на управляющем входе), Аиалого-цифровой преобразоВатель работает .таким образом, что результат преобразования сохраняется иа его выходе до следующего .,запуска. Далее устройство управления подает импульс записи на управлявр ий вход регистра,тем саыая эаписы вает результат сравнения в регистр.

На устройство сравнения поступают код текущего отсчета данного канала с выходов коммутатора кода, код предыдущего отсчета данного канала с выходов первого запоминающего устройства и код знака производной предыдущего отсчета с выхода второго запоминающего устройства. В результате

1 сравнения возможны следующие три ситуации: значение текущего отсчета равно значению предыдущего отсчета, значение текущего и предыдущего отсчетов не равны, а знак производной прадыдущего отсчета совпадает со знаком производной текущего отсчета, значения текущего и предыдущего отсчетов не равны, и .знаки производной текущего и предыдущего отсчетов не совпадают, В первом случае никаких операций не производится.

Во втором случае устройство управления Формирует импульс на запись текущего отсчета в первое запоминающее устройство, а знака производной

25 текущего отсчета — во второе запоминающее устройство.

В третьем случае устройство уп.равления формирует сигнал на внешнее устройство о наличии экстремума (считывание значения экстремума внешним устройством осуществляется -с выхода первого запоминающего устройства, номер канала считывается с выхода счетчика номера канала, а тип зкстре35 мума с выхода второго запоминающего устройства) .

Далее, устройство управления Формирует импульс на запись значения текущего отсчета в первое запоминающее устройство, а знака производной те4() куцего отсчета — во второе запоминающее устройство.

Интервалы между импульсами, вырабатываемыми устройством управления, . выбираются с учетом времени установ45 ления элементов структурной. схемы.

Тактовая частота выбрана иэ условия максимального времени обработки экстремума в одном канале внешними устройствами (3.), Недостатками. известной схемы являются низкая,точность определения значения экстремумов, так как частота дискретизации определяется максималь; ным временем обработки экстремума, высокая вероятность потери экстремумов, особенно в случае их возникновения в близкие моменты времени в нескольких каналах.

Цель изобретения - повышение точ ности и достоверности работы..

® ° Поставленная цель достигается . тем, что в систему введено буферное запоминающее устройство, первый, второй и третий информационные входы которого подключены соответственно к выходам счетчика номера канала,пер842826 (вого и второго запоминающих устройств, первый н. второй управляющие входы буферного запоминающего устройства соединены соответственно с выходом устройства управления и с управляющим входом системы, информационный и управляющий выходы которой соединены соответственно с информационным и управляющим выходами буферного запоминающего устройства.

Кроме того, в системе буферное запоминающее устройство содержит счетчики адреса записи и адреса считывания . элементы задержки,раверсивный счетчик, узлы управления считыванием и управления записью, блок памятн, коммутаторы управляющих сигналов, !5 коммутатор кодов, выход которого соединен с.адресным входом блока памяти, выходы счетчиков адреса записи и адреса считывания соединены соответственно с первым и вторым входа- 20 ми коммутатора кодов, вход первого коммутатора управляющих сигналов соединен с выходом реверсивного счет-. чика, первый выход соединен с управ« ляющйм выходом устройства, второй 2 выход подключен к первому входу второго коммутатора управляющих сигналов, выход первого элемента задержки соединен со входом записи блока памяти, вход считываниякоторого подключен к выходу второго элемента задержки, выход узла управления за« писью соединен со входами первого элемента задержки, счетчика адреса эаэаписи и с суммирующим входом реверсивного счетчика, выход узла управления считыванием соединен со входами второго элемента задержки, счетчика адреса считывания„ с управляющим входом коммутатора кодов и с вычитающнм входом реверсивного 40 счетчика, выходы второго коммутатора управляющих сигналов подключены соответственно к первым входам узлов управления записью и управления считыванием первый управляющий вход 4$ устройства. соединен со вторыми входами второго коммутатора управляющих сигналов и узла управления записью, второй управляющий вход устройства соединен со вторым входом узла уп-. О равления считыванием и с третьим входом второго коммутатора .Управляющих сигналов, информационные входы блока памяти подключены соответствен.но к первому, второму и третьему йнформационным входам устройства, ин- формационный выход которого соединен с .информационным выходом блока памяти.

На фиг.l представлена схема систеау на фиг.2 приведен пример реа 40 лиэации буферного запоминающего. устройства.

Схема системы содержит (фиг.1) коммутатор 1, аналого-цифровой преобразователь 2, первое запоминающее устройство 3, второе запоминающее устройство 4, устройство сравнения

5, регистр 6, генератор 7 тактовых импульсов, устройство 8 управления, выход 9 устройства 8 для запуска аналого-цифрового преобразователя, выход 10 устройства для управления счетчиком номера канала, счетчик ll номера канала, выход 12 счетчика 11, выход 13 устройства 8, выход 14 устройства 8 для управления записью и считыванием в первое и второе запоминающие. устройства, вйход. 15 устройства 8 для управления записью регистра, буферное запоминающее устройство 16,управляющий вход 17.системы .для считывания иэ буферного зайоминающего устройства, управляющий выход 18 системы для запрещения считывания из буферного запоминающего устройства, информационный выход 19 системы, коммутатор 20 управляющих сигналов (фиг.2), выход

21 коммутатора 20 для запрета считывания, выход 22 для.запрета записи, узел управления записью 23, первый элемент 24 задержки, коммутатор 25 управляющих сигналов, реверсивный счетчик 26, счетчик 27 адреса записи, счетчик 28 адреса считывания, узел

29 управления считыванием, коммутатор 30 кодов, второй элемент 31 задержки, блок 32 памяти.

Система работает следующим образом.

По тактовому импульсу устройство

8 управления формирует импульс на выходе 10,тем самым подключает очередной канал. Затем устройство 8 поДает импульс выхода 9 на запуск. аналого-цифрового преобразователя

Аналого-цифровой преобразователь

2 работает таким образом, что результат преобразования сохраняется íà его выходе до следующего эапуска. Первое 3 н второе 4 запоминающие устройства постоянно находятся в режиме считывания (нуль на выходе

l4). Далее устройство 8 управлеиия формирует импульс ма выходе 15, тем самым записывает результат сравнения в регистр б. На устройство 5 сравнения поступает код текущего от— счета данного канала с выходов аналого-цифрового преобразователя 2, код предыдущего отсчета данного канала с выходов первого запоминающего .Устройства 3 и код знака про иэводной предыдущего отсчета с выхода второго запоминающего устройства 4.

8 результате сравнения возможны следующие три ситуации, при которых значения влекущего и предыдущего отсчетов равны, а знак производной текущего отсчета совпадает со знаком производной предыдущего отсчета, значении текущего и предыдущего отсчетов не равны, и знаки производной

842826 текущего и предыдущего отсчетов не совпадают.

8 первом случае никакие операции не производятся.

Во втором случае устройство 8 управления Формирует импульс на выходе

14 для записи значения текущего от," счета в первое запоминающее устройство 3 и записи знака производной тек ущего отс чета в о в торсе з апоми" нающее усТройство 4.

В третьем случае устройство управления 8 формирует импульс на выходе

13, который осуществляет запись в буферное запоминающее устройство 16 значения экстремума, его типа (минимум или максимум) и номера канала, Далее устройство 8 управления Формирует импульс на выходе 14 записи значения текущего отсчета и знака производной текущего отсчета в первое

3 и второе 4 запоминающее устройства соответственно.

Интервалы между импульсами, вырабатываемыми устройством 8 управления, выбираются с учетом времени установления элементов схемы, причем время между записью в буферное запоминающее устройство и записью текущих значений отсчета и знака производной выбирается достаточным для выполнения записи в буферное запоминающее устройство и считывания из него.

Буферное запоминающее устройство работает следующим .образом.

При включении питания обнуляются счетчик 27 адреса записи, счетчик

28 адреса считывания и реверсивный .счетчик 26. Узел 23 управления записью работает следующим образом.

Если на выходе 22 нет запрещающегоВя потенциала, то импульс записи, поступающий от устройства 8 уп.равления с выхода 13, поступает на выход 23 узла.

Если на выходе 22 присутствует запрещающий потенциал и с выхода 13 поступает импульс записи, то узел

23 формирует импульс записи после снятия запрещающего потенциала.

Аналогично узел управления считыванием 29 пропускает импульс считывания, поступающий по входу 17, в отсутствие запрещающего потенциала на выходе 21, и формирует импульс после снятия запрещающего потенциала, если во время существования последнего был импульс на входе 17.

Коммутатор 20 Формирует эапрещакщий потенциал на выходе 21 во время существования импульса записи на выходе 13, а запрещающий потенциал на выходе 22. — во время существования импульса считывания иа входе 17 и при переполнении буферного запоминающего устройства. . Коммутатор 25 формирует на выходе 18 потенциал запрещения считывания в том случае, если содержимое раверсивного счетчика равно нулю, и потенциал переполнения буферного запоминающего устройства на втором выходе, если содержимое всех разрядов реверсивного счетчика равно единице.

Импульс записи, поступающий с выхода узла управления запнсю 23, прибавляет единицу к содержимому счетчика 27 адреса записи и к содержимому раверсивного счетчика 26.

Далее через первый элемент 24 задержки, время. задержки которого равно времени установления счетчика .27 адреса записи и коммутатора 30 кодов, импульс записи поступает на вход записи блоха 32 памяти.

Импульс считывания, поступающий с выхода узла управления считыванием

29, вычитает единицу из содержимого раверсивиого счетчика 26, прибавля20 ет единицу к содержимому счетчика

28 адреса считывания и переключает коммутатор 30 кодов так, что на его выходе передается адрес считывания с выхода счетчика 28 адреса счи75 тывания. Далее импульс считывания через .второй элемент 31 задержки, врЕмя задержки которого равно времени установления счетчика 28 адреса считывания и времени переключения коммутатора 30 кодов, импульс считывания поступает на вход считывания блока 32.

Коммутатор 30 кодов работает таким образом, что на его выход постоянно подключен выход счетчика 27 адреса записи и переключается на . адрес считывания только на время существования импульса считывания.

Счетчик 27 адреса записи хранит адрЕс последнего записанного экстре40 мума. Счетчик 28 адреса считывания хранит адрес последнего считанного экстремума. Содержимое реверсивного счетчика 26 равно числу экстремумов, хранящихся в буферном запоминающем устройстве. Значение считываемьй экстремумов, их тип и номер канала снимаются с выхода 19.

Частота следования тактовых импульсов ограничивается только време@ нем установления элементов структуры.

Таким образом, предлагаемое изобретение, во-первых, обладает высокой точностью измерения экстремумов, что определяется высокой частотой дискретизации входного процесса (сотни кГц). Во-вторых, снижена вероятность пропуска экстремумов. Это достигается введением в схему буферного запоминающего устройства.

Формула. изобретения .1. Многоканальная система для анализа экстремумов, содержащая ком842826 мутатор, входы которого являются информационными входами системы, аналого-цифровой преобразователь, вход которого соединен с выходом коммутатора, первое запоминающее устройство, вход которого соединен с выходом аналого-цифрового преобразователя,второе запоминающее устройство; устройство сравнения, входы которого подключены соответственно к выхо» дам аналого-цифрового преобразователя первого и второго запоминающих устройств, регистр, входы которого подключенй к выходам устройства сравнения, счетчик номера канала, выход которого соединен с .адресными входа ми. коммутатора, первого и второго запоминающих устройств, устройство . управления, первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим выходами регистра, второй выход регистра соединен со входом второго запоминающего устройства, выходы устройства управления соединены соответственно, с управляющими входами .счетчика номера канала, аналогоцифрового преобразователя, .первого и второго запоминающих устройств и регистра, четвертый вход устройства управления соединен с выходом генератора тактовых импульсов, о т л и " ч а ю щ а я с я тем, что, с целью повышения точности и достоверности работы, в. нее введено буферное запо-. минающее устройство, первый, второй и третий информационные входы кото. рого подключены соответственно к выходам счетчика номера канала, первого и второго запоминающих устройств, первый и второй управляющие входы буферного запоминающего устройства соединены соответственно с выходом. устройства управления и с управляющим входом системы, информационный и управляющий выходы которой соединены соответственно с информационным и управляющим выходами буферного запоминающего устрой.ства.

2. Система по п.l, о т л и ч аю щ а я с я тем, что буферное запоминающее устройство содержит счетчики адреса записи и адреса считывания, элементы задержки, реверсивный счетчик, узлы управления считыванием и управления записью, блок памя" ти, коммутаторы. управляющих сигналов, коммутатор кодов, выход которого соединен с адресным входом блока памяти, выходы счетчиков адреса записи и адреса считывания соединены соответственно с первым и вторым входами коммутатора кодов, вход первого коммутатора управляющих сигналов соединен с выходом реверсивного счетчика, первый выход сое1 . динен с управляющим выходом устройства, второй выход подключен к первому входу второго коммутатора управляющих сигналов, выход первого .элемента задержки соединен со входом..записи блока памяти, вход считывания которого подключен к выходу второго элемента задержки, выход узла управления записью соединен со входами первого элемента задержки, счетчика адреса записи и с суммирую2О щим входом .реверсивного счетчика, выход узла управления считыванием соединен со входами второго элемента задержки, счетчика адреса считывания,, с управляющим входом коммутатора кодов и с вычитающим входом реверсивного счетчика,. выходы второго коммутатора управляющих сигналов подключены соответственно к первым входам узлов управления записью и управления считыванием, первый уп: равляющий вход устройства соединен со вторыми входами второго коммутатора управляющих. сигналов и узла управления записью, второй управляющий вход устройства соединен со вторым входом узла управления считыванием и с третьим входом второго коммутатора управляющих сигналов, информационные входы блока памяти подключены соответственно к,первому, 40 второму и третьему информационньм входам устройства, информационный выход которого соединен с информационным выходом блока памяти. Источники информацииу принятые во внимаяие при экспертизе

1. Авторское свидетельство СССР

В 301709, кл. С 06 6 7/12, 1969 °

2. Автдрское свидетельство СССР

В 379926, кл. G 06 F 15/34, 1971

3.Опубликованная заявка Франции

Р 2225789, кл. G Об N 3/00, 1974 (прототип) .

842В26

f9 9 17

Фиг. 1

9Ьа Л

Составитель А.Жеренов

Редактор Ю.Середа Техред Т.Маточка Корректор Н,Стец

° а

Заказ 5103/61 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ..113035, Москва, l-35, Раушская иаб., д.4/5

Ю ЮЮЫФ

Филиал ППП Патент, г.ужгород, ул.Проектная, 4