Устройство для сжатия последователь-ности сигналов

Устройство для сжатия последователь-ности сигналов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетсккк

Соцкалисткческкк

Реслублик

< 842911 (61) Дополнительное к авт. свид-ву— (22) Заявлено 25.05.79 (21) 2772438/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.

G 08 С 19/28

Гасударственный квмитет

СССР

Опубликовано 30.06.81. Бюллетень № 24

Дата опубликования описания 05.07.81 (53) УДК 621.398 (088.8) llo делам изевретений и еткрытий (72) .Авторы изобретения. ГеворКов- :. .

Фу

+E у.Г 7

Т. К. Исмаилов, И. Я. Акушский, Э. И. Криман и Л (71) Заявитель

Научный центр «Каспий» АН Азербайджанской (54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ПОСЛЕДОВАТЕЛЬНОСТИ

СИГНАЛОВ

Изобретение относится к вычислительной технике и может быть использовано в телеметрических системах, в частности в системах сбора и обработки информации о научном эксперименте для уменьшения объема информации при отсутствии априорных сведений о возможных флуктуациях исследуемого процесса.

Известна система сжатия и восстановления информации, содержащая кодовый фильтр, выполненный в виде ряда последовательно соединенных звеньев сложения по модулю два и свертки, канала передачи, устройства восстановления и буферного запоминающего устройства (1) .

Однако эта система имеет ограниченный диапазон сжатия входных двоичных последовательностей, т. е. сжатие возможно при условии, если соседние «слова» исходной последовательности отличаются друг от друга не более чем на — 1 разрядов (к—

К разрядность исходных «слов»).

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является адаптивное устройство для сжатия аналоговых сигналов, содержащее ком паратор, выход которого подключен к входу адаптивного трехуровневого квантователя (аналого-цифрового преобразователя), подключенного к входам кодера длинных серий и интерполятора, выход которого соединен с одним из входов компаратора (2).

Данное устройство обладает низкой достоверностью результата обработки произвольных последовательностей, что вызвано зависимостью величины ступени квантования ошибки от алгоритма интерполирования, возможно также появление больших ошибок.

Цель изобретения — расширение обласб ти применения устроиства путем сжатия произвольных последовательностей сигналов и повышение достоверности результата обработки.

Поставленная цель достигается тем, что в устройство, состоящее из компаратора, один вход которого подключен к выходу интерполятора, а выход — ко входу аналого20 цифрового преобразователя, выход которого подключен к входу интерполятора, и кодер длинных серий, введены счетчики, первая группа элементов И, первый управляющий

84291

50 ключ, вторая группа элементов И, второй управлякгщий ключ, циклические сдвигающие регистры, элемент ИЛИ, кольцевой счетчик опроса, двоичный счетчик опроса, блок сравнения кодов, первый буферный регистр, мультиплексор, запоминающий регистр, второй буферный регистр, третья группа элементов И, генератор кодов, элемент задержки, триггер режима, генератор тактовых импульсов, дешифратор, .вход которого подключен к выходу аналого-цифрового преобразователя, а выходы подключены к съемным входам счетчиков и первым входам первой группы элементов И, к вторым входам которой подключен выход первого управляющего ключа, объединенный с синхронизирующим входом кодера длинных серий, выходы первой группы элементов И подключены к сдвиговым входам циклических сдвигающих регистров, выходы последних разрядов которых подключены к входам элемента ИЛИ, выход которого подключен к входу кодера длинных серий, выход второго управляющего ключа подключен к синхронизирующему входу блока сравнения кодов, к счетным входам двоичного счетчика опроса и кольцевого счетчика опроса, выходы которого подключены к D-входам первого буферного регистра и к вторым входам мультиплексора, к первым входам которого подключены разрядные выходы счетчиков, а его выходы подключены к первым входам блока сравнения кодов и к D-входам запоминающего регистра, выходы разрядов которого подключены к вторым входам блока сравнения кодов, выход которого подключен к входам записи запоминающего регистра, первого и второго буферных регистров; к D-входам второго буферного регистра подключены выходы двоичного счетчика опроса. выходы разрядов первого и. второго буферных регистров подключены соответственно к первым входам второй и третьей группы элементов И, к вторым входам которых подключены выход последнего разряда кольцевого счетчика опроса, который в свою очередь подключен к R-входу запоминающего реп стра и к входу элемента задержки, выход которого подключен к счетному входу генератора кодов, выходы разрядов которого подключены к D-входам циклических сдвигающих регистров, выходы второй группы элементов И подключены к Rвходам счетчиков и выходам «Запись циклических сдвигающих регистров», выходы третьей группы элементов И подключены к выходным шинам устройства, выход последнего разряда генератора кодов подключен к первому входу триггера режима, второй вход которого соединен с управляющим входом устройства, выходы триггера режима подключены к первым входам первого и второго управляющего ключа. вгорые входы которых подключены к генер. гору тактовых ими,льсов.

f0

15 то

25 зо

1

Обобщенная схема устройства сжатия информации приведена на чертеже.

Устройство для сжатия последовательности сообщений состоит из ком паратора

1, вход 2 которого подключен к выходу интерполятора 3, а выход — к входу К-разрядного аналого-цифрового преобразователя АЦП 4, выход которого подключен к входу интерполятора 3 и входу 5 предварительного кодера 6, который состоит из

К-разрядного дешифратора 7, выходы 8 которого подключены к счетным входам

9 г-разрядных счетчиков 10 и первым входам 11 первой группы элементов И 12, состоящей из 2 элементов, к вторым входам

13 которых подключен выход первого управляющего ключа 14, а выходы первой группы элементов И 12 подключены к сдвиговым входам 15 К-разрядных циклических сдви га ющих регистров 16, выходы «Перенос» которых подключены к входам элемента ИЛИ 17, выход второго управляющего ключа 18 подключен к счетным входам 2К-разрядного кольцевого счетчика (КС)

19 опроса и К-разрядного двоичного счетчика 20 опроса к синхронизирующему входу r-разрядного блока 21 сравнения кодов (БСК); выходы КС 19 подключены к

D-входам 2К-разрядного первого буферного регистра 22 и к вторым входам 23 мультиплексора (М) 24, к. первым входам

25 которого подключены выходы разрядов счетчиков 10: выходы М 24 подключены к первым входам 26 БСК 2! и к D-входам гразрядного запоминающего регистра 27, выходы разрядов которого подключены к вторым входам 28 блока 21 сравнения кодов, имеющего выход 29, сигнал на котором появляется, если двоичное число на первых входах 26 больше, чем двоичное число на вторых входах 28.

Выход 29 подключен к входу «Запись»

30 запоминающего регистра 27, к входу

«Запись» 31 первого буферного регистра

22 и к входу «Запись» 32 второго буферного регистра 22, на D-входы которого подключены выходы двоичного счетчика 20 опроса.

Выходы разрядов первого буферного регистра 22 и второго буферного регистра 33 подключены соответственно к первым входам второй и третьей группы элементов И 34 и 35. Выход «Перенос» кольцевого счетчика 19 опроса подключен к вторым входам группы элементов 34 и 35 и R-входу 36 запоминающего регистра 27, а также к входу элемента 37 задержки, выход которого подключен к входу генератора 38 кодов, выходы разрядов которого подключены к D-ходам 39 циклического сдвигающего регистра 16, а выход «Перенос» генератора 38 кодов подключен к R-входу триггера 40 режима, первый выход 41 которого подключен к первому входу второго ключа 18, а инверсный выход 42 подключен к первому входу первого ключа 14. к вторым

842911 м/ г

00... 0

00,...Ol

00...10

1 1 ... 1 0

1 1 ... 1 1

v„

О!

001

00... О1

00... 00

До начала замеров счетчика 10 сброшены, после N замеров в i-вом счетчике 10 входам ключей 18 и 14 подключен выход генератора 43 тактовых импульсов. S-вход

44 триггера 40 режима подключен к управляющей шине. Выходы 45 третьей группы элементов И 35 подключены к выходным шинам устройства, выход элемента ИЛИ 17 5 подключен к информационному входу 46 кодера 47 длинных серий, а выход ключа

14 подключен к синхронизирующему входу 48 кодера 47 длинных серий.

Устройство для сжатия последовательности сообщений работает в двух режимах: режиме сжатия и режиме переподготовки.

Переключение режимов и управление работой устройства осуществляется по входу 44.

В режиме измерения триггер 40 режима устанавливают в нуль, а на выход устройства подают N = 2" последовательных выборок измеряемого сигнала Хп.

На вход 2 компаратора 1 поступает в аналоговом виде предсказанное значение

Х!, с выхода интерполятора 3.

Ошибка, величина которой 3д — — Մ— Х!,, 20 с выхода компаратора 1 поступает на вход

АЦП 4, который оцифровывает ее К-разрядным кодом -„„, причем

Т; Ь(Г."„— 2" ), где k„— восстановленное значение ошибки; — шаг квантования АЦП.

Код с выхода АЦП 4 поступает на вход интерполятора 3, который по Т предшествуюх щим восстановленным сигналам X„ (t =

= 1,2... ) формирует предсказываемое значение Xr и подает его на вход 2 компаратора 1 в следующем замере п+1. Сигнал х ошибки 1„„поступает на вход 5 дешифратора 7, на выходе 8 которого появляется положительный фронт, поступающий на счетный вход 9 соответствующего счетчика 10. 35

Разрешающий потенциал с выхода 8 дешифратора 7 поступает на первый вход 11-го элемента первой группы элементов И 12

В режиме измерения первый управляющий ключ 14,открыт, поэтому i-вый элемент .40

12 пропускает пачку из К импульсов с выхода ключа. 14 на сдвиговый вход 15 i-oro сдвигающего циклического регистра 16 и посылает код V!, записанный в нем через элемент ИЛИ 17 на вход 46 кодера 47 последовательности сигналов. 45

Одновременно на синхронизирующий вход 48 кодера 47 последовательности сигналов с выхода ключа 14 поступают синхронизирующие импульсы.

Кодер 47 длинных серий кодирует последовательность символов g V„- ) по правилу: число срошибок E"„îêàçü:âàåòñÿ записанным в двоичном виде.

Режим подготовки осуществляется после первых N замеров подачей сигналя Ilo управляю!цей шине 44 на S-вход триггера

40 режима и установкой его e «!».

Ключ !4 закрывается. Кл!оч !8 открывается, и с его выхода поступают тактовьп импульсы генератора 43.

Тактовые импульсы поступают на счетный вход двоичного счетчика 20 опрос», - на синхронизирующий вход блока 21 сравнения кодов и на счетный вход кольц.вого счетчика 19 опроса, который !юочередно подключает значения через мульгиплексор

24 к первым входам блока 2! сравнения кодов.

Перед подключением щ р«!.истр 27 оонулен. Если ц „не больп!е значения, записанного в регистре 27, то его содержимое после такта сравнения сохраняется, и противном случае на выходе 29 блока 2! уllравления кодов появляется единичный сигнал, который записывает код <р с выходов

24 в запоминающий регистр 27, номер i в унитарном коде из кол ьцевого счетчика опроса 19 — в первый буферный регистр

22, номер i в двоичном коде- — из двоичного счетчика 20 опроса во второй буферный регистр ЗЗ.

Таким образом, к концу цикла опроса, состоящего из 2к тактов, в двоичном счетчике 20 опроса записан номер i-ошибки, повторившейся чаще всех, а в первый буферный регистр 22 -- номер i-ошибки в унитарном коде.

В момент прохода 2"-ого импульса опроса на выходе старшего разряда 19 кольцевого счетчика опроса возникает сигнал переноса, который обнуляет запоминающий регистр 27 и пост1:пает на вторые входы третьей группы элементов И 35, выдает код i = 0„на выходные шины 45, поступает х через открытый регистр 22 и элемент И 34 на вход записи циклического сдвигающего регистра 16 и на вход R„ -ого счетчика 1О; в циклический сдвигающий регис! р 16 записывается содержимое генератора 38 кодов, а счетчик 10 сбрасывается.

Тот же импульс поступает на вход элемента 37 задержки, который задерживает его на -время срабатывания циклического сдвигающего регистра 16 и после этого посылает его на счетный вход тенеря.ора

38 кодов и устанавливает на нем код 7"„, где j -- номер цикла опроса.

Генератор 38 кодов преобразует последовательность счетных импульсов gj, поступивших на его вход, в.последовательность неодинаковых параллельных кодов (Я по правилу: каждый код Ч имее! не меньци единиц чем предь(дущйй ко. Н - (1 == 1,2...2") .

После 2 таких циклов на выходные шик ны поступает последовательность (E„.(j)j ошибок интерполирования, распределенных

842911 по убыванию частот их повторений <р„., в каждом i-ом циклическом сдвигающем регистре 16 записывается соответствующий ошибке 2; код V>, причем, чем чаще встречается ошибка „-, тем больше нулей в коде V (согласно правилу работы генератора 38 кодов).

Следовательно, нуль в последовательности, посту пающеи в режиме измерения на информационный вход 46 кодера 47 длинных серий, более вероятен, независимо от распределения частот (<р„ )ошибок Pij. Это позволяет осуществить сжатие длинными сериями кодером 47.

При достаточно большом количестве выборок входного сигнала N, после которого проводится подготовительный цикл повторяемости ошибок, у;.приближается к величине Р„(Р; — вероятность предсказания с ошибкой 1„"-).

Таким образом, в последовательности на входе кодера 47 длинных серий наиболее часто встречается код V =0000...0. так как он соответствует вероятной ошибке Ц, независимо от ее вееличины, следующий по вероятности появления на входе кодера 47 длинных серий код V „ =00...01 и наименее вероятный код Vz — — 11...11.

Распределение ошибок интерполирования 1;(1) не меняется для одного и того же входного процесса, поэтому эффект сжатия достигается независимо от степени соответствия алгоритма интерполирования исследуемому процессу.

Получателю информации известна последовательность кодов (ЧД, формируемая генератором 38 кодов, а последовательность (1"; 3 поступает ему во время подготовительного цикла.

Таким образом, из последовательности

$W) с выхода кодера 47 длинных серий восстанавливается последовательность

{ Vij (и)), а затем последовательность

g t"„(п)3 .

Так как алгоритм предсказания также х известен, то из последовательности (8;(п)) и начального условия Х(0) =Хо восстанавливается последовательность (Х ) с точностью до b.

Преимущеества предлагаемого устройства обусловлены независимостью точности преобразования сигналов от- алгоритма интерполирования с одновременным сохранением эффекта сжатия.

Формула изобретения

Устройство для сжатия последовательности сигналов, содержащее компаратор, один из входов которого подключен к выходу интерполятора, а выход — ко входу аналого-цифрового преобразователя, выход которого подключен к входу интерполятора, и кодер длинных серий, отличаюи1ееся тем, что, с целью расширения области применения устройства путем сжатия произвольных последовательностей сигналов и повышения достоверности, в него введены счетчики, первая группа элементов И, первый управляющий ключ, вторая группа элементов И, второй управляющий ключ, циклические сдвигающие регистры, элемент ИЛИ, кольцевой счетчик опроса, двоичный счетчик опроса, блок сравнения кодов, первый буферйый регистр, мультиплексор, запоминающий регистр, второй буферный регистр, третья группа элементов И, генератор кодов, элемент задержки, триггер режима, генератор тактовых импульсов, дешифратор, вход которого подключен к выходу аналого-цифрового преобразователя, а выходы подключены к счетным входам счетчиков и первым входам первой группы

И, к вторым входам которой подключен выход первого управляющего ключа, объединенный с синхронизирующим входом кодера длинных серий, выходы первой группы элементов И подключены к сдвиговым входам циклических сдвигающих регистров, выходы последних разрядов которых подключены к входам элемента ИЛИ, выход которого подключен к входу кодера длинных серий, выход второго управляющего ключа подключен к синхронизирующему входу блока сравнения кодов, к счетным входам двоичного счетчика опроса и кольцевого счетчика опроса, выходы которого

M подключены к D-входам первого буферного регистра и к вторым входам мультиплексора, к первым входам которого подключены разрядные выходы счетчиков, а его выходы подключены к первым входам блока сравнения кодов и к D-входам запоминаюЗ5 щего регистра, выходы разрядов которого подключены к вторым входам блока сравнения кодов, выход которого подключен к входам записи запоминающего регистра, первого и второго буферных регистров; к D-вхо4 дам второго буферного регистра подключены выходы двоичного счетчика опроса, выходы разрядов первого и второго буферных регистров подключены соответственно к первым входам второй и третьей группы элементов И, к вторым входам которых

45 подключен выход последнего разряда кольцевого счетчика опроса, который подключен к R-входу запоминающего реегистра и к входу элемента задержки, выход которого подключен к счетному входу генератора кодов, выходы разрядов которого подключены к D-входам циклических сдвигающих регистров; выходы второй группы элементов

И подключены к R-входам счетчиков и выходам «Запись циклических сдвигающих регистров», выходы третьей группы элементов

И подключены к выходным шинам устройства, выход последнего разряда генератора кодов подключен к первому входу триггера режима, второй вход которого, соединен с управляющим входом устройства, выходы

842911

Составитель Н. Лысенко

Техред А. Бойкас Корректор Г. Решетник

Тираж 691 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

I 13035, Москва, )K — 35, Раушская иаб., д. 4/5

Филиал ППП сПатент», г. Ужгород, ул. Проектная, 4

Редактор Н. Бушаева

Заказ 5114 66 триггера режима подключены к первым входам первого и второго управляющего ключей, вторые входы которых подключены к генератору тактовых импульсов.

Источники информации, принятые во внимание при экспертизе

1О

1. 1ЕЕЕ Int. Conf. Commun., San — Francisco Vol 3, New Jork, 1975, р. 26 — 29.

2. Авторское свидетельство СССР № 437070, кл. G 06 F 7/22, 1971 (прототип).