Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнк

Соцналистическил

Реслублнк

«i>842957 (61) Дополнительное к авт. свид-ву— (22) Заявлено 13.11.79 (21) 2842025/18-24 (51).М. К . с присоединением заявки №вЂ”

G 11 С 11/00

Гееударетееиинй кенитет (23) Приоритет—

Опубликовано 30.06.81. Бюллетень №24

Дата опубликования описания 05.07.81 (53) УДК 681.327 (088.8) llo делан изебретеиий и еткрьпий (72) Авторы изобретения

В. Ф. Грачев са °:с, В . В. Ольховиков и В. А. (Зко щ@о у, (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО

Изобретение относится к запоминающим устройствам, и может быть использовано в системах сбора измерительной информации в качестве буферного запоминающего устройства.

Известное запоминающее устройство, состоящее из накопителей, счетчиков адреса и формирователей сигналов управления (1) .

Недостатком этого устройства является низкая эффективная емкость.

Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее матрицу памяти, счетчик адреса, схему выбора режима работы устройства, формирователи управляющих -еигналов (2) .

Недостатком этого устройства, является низкая эффективная емкость, так как необходимо записывать избыточную информацию при хранении результатов измерения непрерывной функции с заданной погрешностью.

Цель изобретения — повышение эффективной емкости устройства.

Поставленная цель. достигагается тем, что запоминающее устройство, содержащее накопитель, счетчик адреса и блок управления, первый выход которого подключен к первому управляющему входу накопителя, а второй выход — ко входу счетчика адреса, причем информационные входы и выходы накопителя являются соответственно входами и выходами устройства, адресные входы накопителя соединены с одним из выходов счетчика адреса, содержит счетчик переполнений, регистр переполнений и элементы И, причем вход счетчика переполнений подключен к другому выходу счетчика адреса, выходы счетчика переполнений соединены с пер16 выми входами элементов И и входами ре- гистра переполнений, выходы которого подключены ко вторым входам !элементов И, тре— тьи входы которых соединены соответственно с адресными и вторым управляющим входами накопителя.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит хакопитель 1, счетчик 2 адреса, счетчик 3 переполнений, регистр 4 переполнений, элементы И 5 и блок

6 управления.

Информационные входы и выходы накопителя 1 являются соответственно входами и выходами устройства. Адресные входы накопителя 1 соединены с одними из выходов

842957

Формула изобретения

3 счетчка 2 адреса. Первый выход блока 6 управления подключен к первому управляющему входу накопителя 1, а второй выход— ко входу счетчика 2 адреса. Вход счетчика 3 переполнений подключен к другому выходу счетчика 2 адреса. Выходы счетчика переполнений 3 соединены с первыми входами элементов И 5 и. входами регистра 4 переполнений, выходы которого подключены ко вторым входам элементов И 5.

Третьи входы элементов И 5 соединены соответственно с адресными и вторыми уп-равляющими входами накопителя 1.

Устройство работает следующим образом.

При измерении непрерывной функции, когда ее мгновенные значения преобразуются в цифровой код, запоминающее устройство работает в режиме записи: преобразованные значений последовательно записываются в ячейки накопителя 1, так как сигнал разре- шения обращения к нему формируется на каждом такте работы счетчика 2 адреса.

При этом шаг дискретизации измеряемой функции минимален. При увеличении длительности функции в сравнении с минимальным значением происходит переполнение счетчика 2 адреса, фиксируемое счетчиком 3 переполнений и запоминаемое регистром 4 переполнений. Начинается новый цикл обращения к накопителю 1, причем с помощью элементов И 5 сигнал разрешения формируется лишь при четных комбинациях счетчика 2 адреса. В результате в ячейках с нечетными адресами сохраняется ранее записанная информация, а в ячейках с четными адресами записывается вновь поступающая информация с удвоенным шагом дискретизации. При последующих переполнениях счетчика 2 адреса происходит замещение избыточной информации в ячейках с нечетными адресами (3, 7, 11 и т.д. ), затем в ячейках с четными адресами (4, 8, 12...) и т.д., с соответствующим увеличением шага дискретизации.

Алгоритм считывания информации определяется шарм дискретизации, достигнутым в режиме записи, код которого хранится в регистре 4 переполнений. В результате счиД тывания измеряемая функция оказывается представленной последовательностью числовых значений, следующих с шагом дискретизации, достигнутым в режиме записи, который обеспечивает заданную относительную погрешность аппроксимации, задаваемую числом дискретных значений, характеризующих исходную функцию.

В предлагаемом устройстве повышается эффективная емкость по сравнению с известным за счет замещения избыточной инфор10 мации,в ячейках накопителя при переполнениях счетчика адреса.

Запоминающее устройство, содержащее накопитель, счетчик адреса и блок управлений, первый выход которого подключен к первому управляющему входу накопителя, а второй выход — ко входу счетчика адреса, причем информационные входы и выходы накопителя являются соответственно входами и выходами устройства, адресные входы . накопителя соединены с одним из выходов счетчика адреса, отличающееся тем, что, с целью повышения эффективной емкости устройства, оно содержит счетчик переполнений, регистр переполнений и элементы И, причем вход счетчика переполнений подключен к другому выходу счетчика адреса, выходы счетчика переполнений соединены с первыми входами элементов И и входами регистра переполнений, выходы которого подключены ко вторым входам элементов И, третьи входы которых соединены соответственно с адресными и вторым управляющим вхоми накопителя.

35 Источники информации принятые во внимание при экспертизе

1. Замятин Н; И., Смолин Д. А. Блоки буферной памяти в стандарте КАМАК. Препринт. ОИЯИ, Р10 — 9666. Дубна, 1976.

2. Даматов Я. M., Никитюк Н. И. Се40 менов .В. Н. Блок полупроводникового динамического запоминающего устройства в стандарте КАМАК, 1978, ПТЭ № 6 (прототип).

842957

Составитель Т. Зайцева

Редактор В. Матюхина Техред А. Бойкас Корректор С. Щомак

Заказ 5119/68 Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4