Компаратор

Компаратор

Иллюстрации

Показать все

Реферат

 

Союз Соаетсиин

Социапистичесниа

Респу6пии

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 1843179 (61) Дополнительное к авт. саид-ву (22) Заявлено19.06. 79 (21) 2790409/18-21 с присоединением заявки № (23) Приоритет (51)М. Кл .

Н 03 К 3/353

1Ъаударетааннмй камнтет

СССР нв аалам наабретеннй и аткритнй

Опубликовано 30.06.81. Бюллетень ¹ 24 (53) ЙК 621.374. . 14 (088. 8) Дата опубликования описанняЗО .06 .81

Е. И. Андреев, Э, 3. Гинзбург и Л. Д. Снрлцi„..ч

4,; J ;lr (, °

Государственное Союзное конструкторсЖт=технологическое бюро по проектированию счетных машин (72) Авторы изобретения (7I) Заявитель (54) KOMIIAPATOP

Изобретение относится к вычислительной и импульсной технике;и может быть использовано в устройствах преобразования информации, а также в кон трольно-измерительных устройствах. ,Известны компараторы на ИДП тран5 зисторах с генератором тока в цепи об- ратной связи, каждое из двух дифференциальных плеч которых, включенных меж-. ду генератором тока и источником пита-, ния, состоит из управляющего транзистора и токостабилизирующего нагруэочного элемента Pl/

Недостатком компараторов такого типа является низкая точность, уровень которой ограничивается технологическим или деградационным разбросом параметров элементов в дифференциальных плечах, Возрастание степени интеграции электронных устройств, необходимость создания на одном кристалле как

„,цифровых, так и аналоговых схем ставит задачу проектирования аналоговых устройств ня широко освоенной стандартной 11ДП технологии интегральных цифровых схем. Решение этой задачи требует разработки специальных схемных решений.

Известен компаратор, содержащий основной и дополнительный дифференциальные каскады, каждый из которых состоит из генератора тока в цепи обратной связи и двух параллельных дифференциальных плеч, состоящих из последовательно включенных управляющего NOII-транзистора и нагрузочного ИОП-транзистора, включенных между генератором тока и шиной питания,.вход дополнительного дифференциального каскада соединен с первым входом компаратора Г21.

Недостатком известного устройства является низкая точность компаратора за счет смещения и дрейфа характеристик входных цепей, вследствие технологического или температурного разброса параметров (пороговых напряже8431

3 ний, удельных крутизн транзисторов и др.).

Цель изобретения — снижение погрешности компаратора. указанная цель достигается тем, что в компаратор, содержащий основной и дополнительный дифференциальные каскады, каждый из которых состоит из генератора тока в цепи обратной связи и двух параллельных дифференциальных плеч, состоящих из последовательно включенных управляющего MOII-транзистора и нагрузочного

МОП-транзистора, включенных между генератором тока-и шиной питания, 15 вход дополнительного дифференциаль.ного каскада соединен с первым входом компаратора, введены первый и второй конденсаторы, первый, второй, третий и четвертый коммутирующие МОПтранзисторы, причем затворы первого и второго МОП-транзисторов подключены к первой и второй шинам управляющего сигнала, сток и исток первого коммутирующего МОП-транзистора подключены со-г ответственно к первому и второму входам дополнительного дифференциального каскада, сток и исток второго коммутирующего МОП-транзистора под; ключены соответственно ко второму входу компаратора и второму входу дополчительного дифференциаль- . ного каскада, затворы третьего и четвертого коммутирующих MOII-транзисторов подключены к входной шине, сток и исток третьего коммутирующего МОПтранзистора подключены соответственно к первому выходу дополнительного и первому входу основного дифференциальных каскадов, сток и исток четвертого коммутирующего MOII-транзистора подключены соответственно ко второму выходу дополнительного и второму входу основного дифференциальных каскадов, а первый и второй кон° о денсаторы включены между затворами и стоками управляющих МОП-транзисторов основного.диффе енцйального каскада, . а затворы нагрузочных МОП- транзисторов основного и дополнительного дифференциальных каскадов попарно объединены.

На фиг. 1 представлена принципиальная электрическая схема предлагаемого- компаратора на МДП-транзисторах, .на фиг. 2 — эпюры напряжений управляющих, входных и выходных сигналов.

Компаратор на МДП-транзисторах содержит основной дифференциальный

79 4 каскад 1, два дифференциальных плеча

2 и 3, генератор 4 тока, два управляющих МОП-транзистора 5 и 6, два нагрузочных МОП-элемента 7 и 8, нагруэочные МОП-транзисторы 9 и 10, конденсаторы 11 и 12 обратной связи нагрузочного элемента заряжающие транзисторы 13 и 14, выходы 15 и 16 основного дифференциального каскада входы 17 и 18 основного дифференциального каскада, дополнительный дифференциальный каскад 19, два дифференциальных плеча 20 и 21,генератор 22 тока, два управляющих транзистора 23 и 24, два нагрузочных элемента 25 и 26, нагрузочные МОПтранзисторы 27 и 28, затворы 29 и 30 нагрузочных транзисторов выходы 31 и 32 компаратора, входы 33 и 34 дополнительного дифференциального каскада, два входа 35 и 36 компаратора, конденсаторы 37 н 38 обратной связи, четыре коммутирующие транзистора 39-42, шины 43 и 44 управляющего сигнала,шины 45 питания и земли 46.

Основной дифференциальный каскадl; имеет два параллельных дифференциальных плеча 2 и 3, каждое из которых состоит из последовательно включенных управляющих МОП-транзисторов

5 и 6 и нагрузочных элементов 7 и 8, общие узлы которых 15 и 16 являются выходом основного дифференциального каскада. Истоки управляющих МОПтранзисторов 5 и 6 объединены и подключены к шине 46 земли через генератор 4 тока. Нагрузочные элементы

7 и 8 содержат нагрузочные МОП-транзисторы 9 и 10, стоки которых подключены к шине 45 питания, заряжающие транзисторы 13 и 14, подключенные стоком и затвором к шине 45 питания, а истоком — к затворам нагрузочных

МОП-транзисторов 29 и 30 и конденсаторы 11 и 12 обратной связи нагрузочных элементов, включенные между затвором и истоком нагрузочных транзисторов 9 н 10.

Два конденсатора 37 и 38 обратной связи включены между затвором и стоком управляющих МОП-транзисторов 5 и 6.

Дополнительный дифференциальный каскад 19 имеет два параллельных дифференциальных плеча 20 и 21 каждое из которых состоит из последовательно включенных управляющих МОПтранзисторов 23 и 24 и нагрузочных

5 8431 элементов 25 и 26, общие узлы которых являются выходом компаратора

31 и 32. Истоки управляющих МОП-транзисторов. 23 и 24 объединены и подключены к шине 46 земли через генератор

22 тока.

Кагруэочные элементы 25 и 26 . есть чагрузочные МОП-транзисторы

27 и 28, стоки которых подключены к шине 45 питания, а затворы попарно объединены с затворами транзисторов

9 и 10. Затвор транзистора 23 подключен к первому входу .35 компаратора.

Затвор транзистора 24 подключен к 1з истокам двух коммутирующих транзисторов 39 и 40, стоки которых соединены с первым 35 и вторым 36 входами компаратора.

Выход компаратора 31 подключен к 2о стоку транзистора 41, а выход 32 — к стоку транзистора 42. Истоки транзисторов 41 и 42 подключены ко входам 18 и 17 основного дифферейциального каскада соответственно. 25

Затворы транзисторов 39, 41.и 42 соединены с шиной 43 управляющего сигнала, затвор транзистора 40 - e шиной 44.

Рассмотрим работу компаратора на 36

МДП-транзисторах.

Сигналы управления на шинах 43 и

44 обуславливают два режима работы компаратора(см, фиг, 21- режим автокоррекции (I)и режим линейного усиления(И).

° Работа компаратора начинается с режима автокоррекции, когда на шине

43 появляется высокий уровень напряжений (здесь и далее подразумевается абсолютное значение)а на шине

44 — низкий.

Затвор транзистора 24 через открытый транзистор 39 подключается ко входу 35 компаратора.

На оба входа 33 и 34 дополнительного дифференциального каскада подано одно и то же напряжение.

Коммутацией выходов 31 и 32 дополнительного дифференциального каска да ко входам 1=? и 18 основного с по-: мощью открытых транзисторов 41 и 42 компапатор вводится в режим глубокой отрицательной обратной связи(ОС).

Такая отрицательная OC при одном и том же напряжении на входах 33 и 34 . стремится свести к нулю разность напряжений на выходах 31 и 32 компара79 б тора возникающую иэ-эа технологичес) ки или режимно обусловленной несим метрии плеч, компенсируя любую не/ симметрию усилителя изменением сопротивления нагрузочных МОП-транзисторов

27 и 28.

Действительно, предположим, что, иэ-за разброса технологических параметров пороговое напряжение транзистора 23 больше, чем транзистора 24.

В режиме автокорреляции, когда на затворы этих транзисторов входов 33 и 35. подано одно и то же напряжение, проводимость транзистора 23 меньше, чем транзистора 24 и на выходе 31 потенциал устанавливается выше, чем на выходе 32. Напряжения с выходов 31 и 32 через открытые, транзисторы 41 и 42 подаются на входы !7 и 18, уменьшая проводимость транзистора 5 относительно транзистора 6.

Напряжение на выходе 15 превышает напряжение на выходе 16 и через конденсаторы 11 и 12 передается иа затворы 29 и 30 нагрузочных МОП-транзисторов 27 и 28 стремясь ликвидировать первоначальную несимметрию напряжений на выходах 31 и 32.

Эта же обратная связь удерживает компаратор в устойчивом сбалансированном состоянии в активной области.

Автокорректировка, т.е. выравнивание и симметрирование дифференциальных каскадов, подготавливает компаратор к режиму линейного усиления.

Режим линейного усиления. начинается, когда на шине 43 появляется низкий уровень напряжения, а на 44— высокий. Тем самым вход 34 дополнительного дифференциального каскада отключается от первого входа 35 ком-! паратора и через коммутирующий транзистор 40 подключается ко второму входу 36 компаратора.

Дополнительный дифференциальный каскад 19 усиливает равность сигналов, подаваемых на входы 35 и 36 компаратора.

В это время транзисторы 41 и 42 выключены и связи между выходами 31 и 32 дополнительного дифференциального каскада.и входами 17 и 18 основного нет, а общее сбалансированное состояние системы сохраняется благодаря хранению напряжения на конденсаторах 37 и 38.

843179

Формула изобретения

Таким образом, благодаря введен-,каскада, сток и исток второго ком ным связям и элементам повышается мутирующего МОП-транзистора подклюточность компаратора. чены соответственно ко второму входу компаратора и второму входу дополнительного дифференциального каскада, затворы третьего и четвертого коммутирующих МОП-транзисторов подключены к входной шине, сток и исток третьего

Компаратор, содержащий основной коммутирующего MOII-транзистора подклюи дополнительный дифференциальные 1в чены соответственно к первому выходу каскады, каждый из которых состоит из дополнительного и первому входу основ генератора тока в цепи обратной свя- ного дифференциального каскадов, сток зи и двух параллельных дифференциаль- и исток четвертого коммутирующего ных плеч, состоящих из последователь- МОП-транзистора подключены соответстно включенных управляющего МОП-тран- 1 венно ко второму выходу дополнительзистора и нагрузочного МОП-транзис- ного и второму входу основного диффетора, включенных между генератором ренциальных каскадов, а первый и втотоха и шиной питания, вход дополни- рой конденсаторы включены между заттельного дифферейциального каскада ворами и стоками управляющих ИОП-трансоединен с первым входом компаратора, 20 зисторов основного дифференциального отличающийся тем,что,с каскада, а затворы нагрузочных МОПцелью снижения погрешности компаратора транзисторов основного и дополнительв него введены первый и второй конден ного дифференциальных каскадов попар-. саторы, первый, второй, третий и чет- но объединены. вертый коммутирующие ИОП-транзисторы .2s причем затворы первого и второго ого и второго ИОП- Источники информации, транзисторов подключены к перво и п рв и и принятые во внимание при экспертизе второй шинам управляющего сигнала, 1. Патент Франции ¹ 225574б, сток и исток пеРвого коммУ™РУющего кл. Н 03 К 3/35, 1975.

МОП-транзистора подключены соответвторому входам 2. Патент ду № 38864 дополнительного дифференциального кл. H 03 К 3/353, 1975.

843179

ЯыхИ

Составитель А. Тимофеев

Редактор М. Лысогорова Техред Т.Маточка Корректор Г. Назарова

Заказ 5)60/79 Тираж 988

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб,, д. 4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4

1

I

I !.

I