Ячейка коррелятора

Ячейка коррелятора

Иллюстрации

Показать все

Реферат

 

Союз Советскнк

Соцналнстнческнк

Рестгублнк

ОЛИСАНИЕ»843235

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 07.05.79 (21) 2762273/18-21 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.з

Н 03 К 17/60

Гоо дарстееилык комитет

СССР до делам изобретений и открытий

Опубликовано 30.06.81. Бюллетень № 24

Дата опубликования описания 05.07.81 (53) УДК 621.382..17 (088.8) 1

В. А. Рыжов, В. П. Попов и Л. Н. Павлов (72) Авторы изобретения (71) Заявитель (54) ЯЧЕИКА КОРРЕЛЯТОРА

Изобретение относится к электронной технике, в частности к устройствам обработки сигналов и может использоваться в каналах связи, в радио- и гидролокационной аппаратуре и т.п..

Известна ячейка прибора с зарядовой связью для обработки сигнала (1) .

Однако эта ячейка не обладает дифференциальным выходом.

Известна ячейка коррелятора, содержащая первую шину смещения, первую и вторую выходные шины суммирования, первый и второй управляющие транзисторы, входы управления, нагрузочный и измерительные транзисторы (2) .

Недостатком этой ячейки является большой уровень нелинейных искажений.

Цель изобретения — уменьшение нелинейных искажений устройства.

Поставленная цель достигается тем, что в ячейку коррелятора, содержащую первую шину смещения, первую и вторую выходные шины суммирования, первый и второй управляющие транзисторы, затворы которых подключены к противофазным входам управления, последовательно включенные нагрузочный и измерительный транзисторы, затвор измерительного транзистора подключен к выходной шине, дополнительно введены запо минающий конденсатор, вторая шина смещения, ком мутирую щи и и строб и рующий тра нзисторы, при этом стоки измерительного и нагрузочного транзисторов подключены соответственно к первой и второй шине смещения, истоки измерительного и нагрузочного транзисторов соеди нены со стоком коммутирующего транзистора, исток которого подключен к тО первой обкладке запоминающего конденсатора и стоку стробирующего транзистора, сток которого подсоединен к стокам первого и второго управляющих транзисторов, истоки которых соответственно соединены с первой и второй выходными шинами суммирования с шиной смещения.

Кроме того, в устройство вторая обкладка конденсатора может быть подключена к первой шине смещения. .Вторая обкладка конденсатора может быть подключена ко второй шине смещения.

Введение запоминающего конденсатора приводит к тому, что информационным параметром ячейки ставится заряд конденса.843235 тора, а не ток в канале нагрузочного транзистора. Благодаря этому неизбежные разности пороговых напряжений в управляющих транзисторах не повлияют на величину заряда переданного в выходную шину суммирования. (в + T. либо в — Е), так как ток через управляющий транзистор протекает до тех пор, пока конденсатор не разряжается. Подключен конденсатор через коммутирующий транзистор к истоковому повторителю, составленному из измерительного и нагрузочного транзистора.

1О

Та как при работе возможно перекрывание фронтов по управляющим входам, то последовательно с управляющими транзисторами включен стробируюший транзистор.

Выходные шины суммирования подключены к стокам управляющих транзисторов.

На фиг. 1 приведена принципиальная электрическая схема ячейки коррелятора; на фиг. 2 — диаграммы управляющих импульсов.

Ячейка содержит измерительный 1 и нагрузочный 2 транзисторы, образующие истоковый повторитель, выход которого через коммутирующий транзистор 3 подключен к запоминающему конденсатору 4. Вторая обкладка подключена к источнику 5 пита25 ния, что вызвано особенностями исполнения конденсаторов МДП-технологии.

Устройство содержит также стробируюший 6, управляющие 7 и 8 транзисторы, выходные шины 9 (+ X) и 10 (- Е), источник

11 смещения, шину 12.

Затвор нагрузочного транзистора 2 подключен к источнику 11 смешения, а сток измерительного — к источнику 5 питания. Исток нагрузочного транзистора соединен с землей, т.е. с источником нулевого потен- 35 циала. Входом ячейки (шина 12) служит затвор измерительного транзистора.

Учитывая то, что по переменному сигналу вторая обкладка конденсатора все равно закорочена на землю, считаем, что конденсатор заряжается от истокового повторителя и разряжается через стробирующий

6 и управляющие 7 и 8 транзисторы на выходные шины + Z 99, — K 10. Входной сигнал, поступая на шину 12, повторяется по амплитуде 4s на выходе истокового повторителя и через коммутирующий транзистор подается конденсатор 4. В момент совпадения стробирующего и управляющего импульса конденсатор разряжается на шину + X либо — Е в зависимости от того, на затвор какого

50 управляющего транзистора подана «1».

Временные диаграммы управляющих импульсов приведены на фиг. 2, при этом фиг.

Ъв соответствует напряжению, прикладываемому к затвору 13 транзистора 3, фиг. 26— к затвору транзистора 6, фиг. 2в и г — к затворам транзисторов 7 и 8 соответственно.

Технико-экономическая эффективность обусловлена тем, что нелинейные искажения в предлагаемой ячейке ниже на порядок, по сравнению с известной, что позволяет расширить динамический диапазон фильтров-корреляторов примерно в десять раз,на порядок повысить технический параметр готового изделия.

Формула изобретения

1. Ячейка коррелятора, содержащая первую шину смещения, первую и вторую выходные шины суммирования, первый и второй управляющие транзисторы, затворы которых подключены к противофазным входам управления, последовательно включенные нагрузочный и измерительный транзисторы, затвор измерительного транзистора подключен к входной шине, отличающаяся тем, что, с целью уменьшения нелинейных искажений, дополнительно введены запоминающий конденсатор, вторая шина смещения, коммутирующий и стробирующий транзисторы, при этом сток измерительного и исток нагрузочного транзисторов пдключены соответственно к первой и второй шине, смещения, истоки измерительного и нагрузочного транзисторов соединены со стоком коммутирующего транзистора, исток которого подключен к первой обкладке запоминающего конденсатора и истоку стробирующего транзистора, сток которого подсоединен к стокам первого и второго управляющих транзисторов, истоки которых соответственно соединены с первой и второй выходными шинами суммирования, вторая обкладка запоминающего конденсатора соединена с шиной смещения.

2. Ячейка по п. 1, отличающаяся тем, что вторая обкладка конденсатора подклю- . чена к первой шине смешения.

3. Ячейка по п. 1, отличающаяся тем, что вторая обкладка конденсатора подключена ко второй шине смещения.

Источники информации, принятые во внимание при экспертизе

1. Патент США № 4058716, кл. G 11 С 11/40, 1976.

2. Патент США № 3953745, кл. Gl1 С 19/28, 1976.

843235 (+ z) i — X) фиг 1 д

Г фиг, 3

Составитель В. Шагурин

Редактор Л. Ткач Техред А. Бойкас Корректор В. Бутяга

Заказ 5164/82 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП <Патент», г. Ужгород, ул. Проектная, 4