Время-импульсное устройство дляумножения
Патент 847329
Авторы
Классы МПК
Время-импульсное устройство дляумножения
Иллюстрации
Реферат
ОП ИКАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. свид-sy(22) Заявлено 151179 (21) 2842077/18-24 (51) М. с присоединением заявки Ко (23) Приоритет
G 06 G 7/161
Государственный комитет
СССР ао делам изобретений н открытий
Опубликовано 150781 Бюллетень М 26
Дата опубликования описания 15.07.81 (53) УДК 681. ЗЗ5 (088.8) (72) Авторы изобретения
А.Е.Волынский, С.A.Ðà÷èí и A.A. мирйо& " АЛ
"5r (1ф Зф . у .,„-,г -:;:,, (7! ) Заявитель (54) ВРЕМЯ-ИМПУЛЬСНОЕ УСТРОЙСТВО
ДЛЯ УМНОЖЕНИЯ
Изобретение относится к аналоговой вычислительной технике.и может быть использовано в аналоговых и аналогово-цифровых вычислительных системах.
Известно время-импульсное устройство для умножения, содержащее блок хранения временных интервалов, включающий регистр памяти и счетчик,распределитель тактовых импульсов, последовательно включенные интегратор и блок запоминания, в котором первый вход .Устройства связан,со входом блока хранения интервалов, вход тактовой частоты и входы .записи и считывания которого соединены с соответствующими выходами распределителя тактовых импульсов, вход интегратора через второй ключ — с выходом блока . запоминания, вход управления первого ключа соединен с выходом блока фиксации и считывания временных интервалов, а входы управления второго ключа и блока запоминания подключены к соответствующим выходам распределителя тактовых импульсов 1 .
Недостатком этого устройства является то, что при работе в области больших времен требуется увеличить постоянную времени интегрирования, это приводит к увеличению погрешности устройства из-за неидеальности усилителей, входящих в состав реального интегратора, а, следовательно, при заданных точных характеристиках сужает его рабочий диапазон.
Известно время -импульсное устройство для умножения, содержащее блок хранения временных интервалов, распределитель тактовых импульсов для интегратора, блок запоминания, в котором первый вход блока хранения временных интервалов является первым входом устроиства, вход тактовой
15 частоты и входы записи и считывания блока хранения временнЪпс интервалов соединены с соответсвующими выхо" дами распределителя тактовых импульсов, вход первого интегратора через
20 первый ключ подключен ко второму входу устройства, а через второй ключ — с выходом блока запоминания,, вход второго интегратора через третий ключ связан с выходом первого интегратора, выход второго интегратора подключен ко входу блока запоминания, вход управления первого ключа соединен с выходом блока хранения временных интервалов, а управ30 ляющие входы второго интегратора, 847 329. блока запоминания и остальных ключей соединены с соответствующими выходами распределителя тактовых импульсов 2 .
Нестабильность постоянных времени первого и второго интеграторов ведет к ухудшению сходимости итерационного процесса и требует увеличения числа циклов для достижения заданной погрешности установления, что существенно снижает его быстродействие.
Цель изобретения — повышение быстродеиствия.
Поставленная цель достигается тем, что во время-импульсное устройство для умножения, содержащее блок хранения временных интервалов, вход которого является первым входом устройства, распределитель тактовых импульсов, первый, второй и третий выходы которого подключены соответственно ко входам тактовой частоты, записи и считывания блока хранения временных интервалов, последо вательно соединенные первый ключ, первый интегратор, второй ключ, второй интегратор и первый запоминающии блок, третин ключ, информационный вход которого подключен ко входу интегратора, а выход подключен к выходу первого запоминающего блока и является выходом устройства, информационный вход. первого ключа является вторым входом устройства, управляющий вход первого ключа подключен к выходу блока хранения .временного интервала, вход сброса второго интегратора и управляющие входы первого запоминающего блока и третьего, ключа подключены соответственно к четвертому, пятому и шестому входам распределителя тактовых импульсов, источник опорного напряжения, второй запоминающий блок, четвертый ключ, преобразователь напряжений в код, накапливающий сумматор, блок сравнения кодов, счетчик, триггер и элемент И, вход источника опорного напряжения подключен к первому входу преобразователя напряжений в код и через четвертый ключ ко входу первого интегратора, выход которого через второй запоминающий блок подключен ко второму входу преобразователя напряжений в код, выход преобразователя напряжений в код подключен ко входу накапливающего сумматора, выход которого подключен к первому входу блока сравнения кодов, второй вход блока сравнения кодов подключен к выходу счетчика, а выход - к первому входу триггера, второй вход которого подключен к седьмому выходу распределителя тактовых импульсов, выход триггера подключен к управляющему входу второго ключа и к первому входу элемента И, второй вход которого подключен к
4$
50 5S бО
65 первому выходу распределителя тактовых импульсов, выход элемента И подключен ко входу счетчика, вход сброса первого интегратора и управляющие вхоцы четвертого ключа, второрого запоминающего блока и преобразователя напряжений в код соответственно подключены к восьмому, девятому, десятому и оциннадцатому выходам распределителя тактовых импульсов.
На фиг.1 представлена структурная схема время-импульс ного ус тройства для умножения, на фиг.2 — временные диаграммы,,поясняющие его работу.
Время-импульсное устройство для умножения содержит блок 1 хранения временных интервалов, распределитель 2. тактовых импульсов, первый и второй интеграторы 3 и 4, первыи и второй блоки 5 и б запоминания, источник 7 опорного напряжения, первый, второй, третий и четвертый ключи 8-11, преобразователь 12 напряжений B код, накапливающий сумматор 13, блок 14 сравнения кодов, счетчик 15,триггер 1б и элемент И 17.
Устройство работает следующим образом.
Распределитель 2 состоит из генератора 18 тактовой частоты, распределителя 19 рабочего режима, распределителя 20 режима коррекции, счетчика 21 рабочих тактов, счетчика 22 циклов коррекции, триггера 23 режима,первого, второго, третьего и четвертого элементов ИЛИ 24-27.
Режим работы данного устройства определяется триггером 23, входящим в состав распределителя 2. В рабочем режиме, когда триггер 23 находится в исходном состоянии и своим выходным потенциалом выдает разрешение на работу распределителя 19 и запрет распределителю 20, устройство работает аналогично известному. В предлагаемом устройстве предусмотрен режим периодическои коррекции,цлительности интервала интегрирования блока
4, величина которого влияет на сходимость итерационного. процесса, а интервал между соседними коррекциями задается заранее, в зависимости от прецлагаемого ухода постоянных времени интегрирования блоков 3 и 4 от номинальных значений. Для задания данного интервала служит счетчик 21. По окончании каждого рабочего такта его код увеличивается распределителем 19 на единицу, и в момент переполнения счетчика последним выдается сигнал включения триггера
23, разрешающего перехода устройства в режим коррекции °
В начале первого цикла коррекции распределитель 20 производит предвари тельный сброс интегратора 3 и далее на время Т замыкает ключ 11. В тече847329 ние данного интервала выходное напряжение источника .7 E интегрируется блоком 3, вызывая соответствующий отклик на его выходе (на диаграмме обозначено 28), а результат данной т операции U< < фиксируется в данном блоке и в последующей части цикла в течение интервала длительности t о через замкнутый ключ 9 подается на вход интегратора 4. Интервал управления ключом 9 формируется блоками + «X+ » „аи1
Данный сигнал включает триггер 16, выходным напряжением которого обеспечивается одновременное замыкание ключа 9 и разрешение на элемент.И 17, в результате послед- него импульсы тактовои частоты распределителя 2 начинают поступать на вход предварительно обнуленного счетчика 15, изменяя его код, а в момент равенства код счетчика 15 и кода установки N, хранящегося в сумматоре 13, устройство 14 выключает триггер 16, которыи, в свою очередь, размыкает ключ 9 и выдает элементу И 17 запрет на прохождение g5 ++ OTTl (у Ъ ( импульсов тактовой частоты. На выхо. 0
= 1- (сФ +Я W): су" + сР. де интегратора 4 при этом формируется линейно-изменяющееся напряжение
I величина которого пропорциональна напряжению 0„ и длительности с (на диаграмме 29), к концу даннок части цикла на выходе интегратора 4 присутствует напряжение U ь-Е которое в дальнейшем запоминается
2 0 блоком 5 (выходное напряжение блока
5 обозначено на диаграмме 30) . Это напряжение через замкнутый на время Т ключ 10 подается на вход интегратора 3. К концу данного интервала напряжение на выходе интегратора
3 уменьшается до величины 40 напряжение ошибки на выходе блока
6 а0 -Е(1- — "- ф, (на диаграмме 35), а код йоправки и соот1 ветственно, временной интервал, формируемый с его помощью в третьем цикле коррекции р„ т N+QN,+b N1 („ aNq ьМ 1
20 - " н + N = о(+ „+ ) < ) Можно показать, что для m-го цикла коррекции справедливо выражение С„- номинальная постоянная времени интегрирования блока 3 ° где
65 которая пропорциональна ошибке, обусловленной отличием фактических лос- 45 тоянных времени интегрирования от номинальных значений, а в интеграторе 4 при этом осуществляется режим сброса (на диаграмме соответствующие кривые обозначены 31 и 32). 50
K концу данной части цикла выходное напряжение интегратора 3 запоминается блоком 6 (его выходной сигнал в этот момент обозначен на диаграмме
33) и далее распределителем 20 выдаются команды сброса интегратора
3 (на диаграмме 34) и запуска преобразователя 12. Отношение напряжений 60„/E преобразуются данным блоком в код поправки а(„7„я 1 е
1 н О Н (1) После окончания данной операции эна. чение а Н„заносится в сумматор 13
I в котором алгебраически суммируется с кодом и этим заканчивается первый цикл коррекции. Второй цикл коррекции протекает аналогичным образом и отличается от первого лишь тем
Ф что длительность интервала замыкания ключа 9 равна которое при увеличении числа циклов сходится к 1. Количество циклов, проведенных во времн такта коррекции фиксируется счетчиком 22, емкость которого выбрана равной пт, а сигнал переполнения счетчика служит для возвращения триггера 23 в исходное состояние и перехода устройства из режима коррекции в рабочий режим.
В начале каждого рабочего процесса, состоящего из нескольких циклов, распределитель 19 выдает блоку
1 разрешение на запись текущего значения первои переменнои с а в к начале каждого. цикла — на считывание.
В результате этого на вход управле.— ния ключа 8 в течение интервала длительности ty подается отпирающее напряжение и вторая переменная — напряжение Е „ — в течение данного интервала интегрируется блоком 3. В последующеи части цикла распределитель 19 через элемент ИЛИ 25 переводит интегратор 4 из режима сброса в рабочее состояние и через элемент ИЛИ 24 включает триггер 16., выходным сигналом которого, как и в цикле коррекции, обеспечивается одновременное замыкание ключа 9 и подача тактовых импульсов на вход счетчика 15. Длительность счета с ., а, следовательно, и интервалы замыкания ключа 9, определяются в данном случае кодом записанным в. режиме коррекции
ВТ в сумматор 13 Ne а N и соотj-1. ветствует с требуемой точностью условию сходимости итерационного процесса (1). По окончании данного интервала выходное напряжение интегратора 4 запоминается блоком 5 а
847329 в оставшейся части цикла выходное напряжение блока 5 через замкнутый в течение йнтервала длительности
Т ключ 9 подается на вход интегратора 3, в котором интегрируется и результат интегрирования алгебраиЧески суммируется с ошибкой, накопленной устройством в предыдущих цик-. лах. Аналогично известному, можно показать, что проведение рабочего цикла и раз обеспечивает на выходе блока 5 напряжение
- — + (d «9.о ) (ф«о ) j. (6)
Итерационный процесс в данном
О
15 устройстве сходится к установившемуся значению намного быстрее, чем в известном, т.е. позволяет в рабочем режиме при заданной погрешности установления сократить 20 число циклов итерации.
Учитывая, что коррекция может проводиться достаточно редко (интервал между коррекциями зависит от стабильности постоянных времени интег- 25 раторов и может изменяться часами), это означает существенное повышение быстродействия устройства по сравнению с известным. формула изобретения.
Время-импульсное устройство для умножения, содержащее блок хранения временных. интервалов, вход которого является первым входом устройства, распределитель тактовых импульсов, первый, второй и третий, выходы которого подключены соответственно ко входам тактовой частоты, 40 записи и считывания .блока хранения временных интервалов, последовательно соединенные первый ключ, первый интегратор, второй ключ, второй интегратор и первый запоминаю- щий блок,, третий ключ, информационныи вход которого подключен ко . входу первого интегратора, а выход подключен к выходу первого запоминающего блока и является выходом устройства, информационный вход первого ключа является вторым входом устройства, управляющий вход первого ключа подключен к выходу блока хранения временного интервала, вход сброса вто рого интегратора и управляющие входы первого запоминающего олока и третьего ключа подключены соответственно к четвертому, пятому и шестому выходам распределителя тактовыхимпульсов, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, в устройство введены источник .опорного напряжения, второй запоминающий блок, четвертый ключ, преобразователь напряжений в код, накапливающий сумматор, блок сравнения кодов, счетчик, триггер и элемент И, выход источника опорного напряжения подключен к первому входу преобразователя напряжения в код и через четвертый ключ ко входу первого интегратора, выход которого через второй запоминающий блок подключен ко второму входу преобразователя напряжений в код, выход преобразователя напряжений в код подключен ко входу накапливающего сумматора, выход которого.подключенк первому входу блока сравнения кодой, второй вход бло ка сравнения кодов подключен к выходу счетчика, а выход — к первому входу триггера, второй вход которого подключен к седьмому выходу распределителя тактовых импульсов, выход триггера подключен к управляющему входу второго ключа и к первому входу элемента И, второй вход которого подключен к первому выходу распределителя тактовых импульсов, выход элемента И Подключен ко входу счетчика, вход сброса первого интегратора и управляющие входы четвертого ключа, второго запоминающего блока и преобразователя напряжений в код соответственно подключены к восьмому, девятому, десятому и одиннадцатому выходам рас пределителя тактовых импульсов .
Источники информации, принятые во внимание при экспертизе
1. Патент США 9 3646545, кл.340347 опублик.1972.
2. Авторское свидетельство СССР
Р 619927, кл. G 06 G 7/161, 1978 (прототип).
847329
Физ. 2
Составитель T.Ñàïóíîâà
Техред З. Фанта; Коррек тор H.щвцдкая
Редактор А.Долинич
Филиал ППП "Патент", г.ужгород, ул.Проектная,4. Заказ 5500/76 Тираж 745 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, >Х-35, Раушская наб., д. 4/5