Временной дискриминатор

Временной дискриминатор

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Соцналмстнческмк

Республик

ОГ ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ()847503 (61) Дополнительное к авт. свид-ву— (22) Заявлено 03.05.79 (21) 2759986/18-21 с присоединением заявки №вЂ” (23) Приоритет— (51) М.К .

Н 03 К 5/153

Н 03 К 5/24.Гоеударетеекный комитет до делам кзобретелл к открытий (53) УДК 621.374..5 (088.8) Опубликовано 15.07.81. Бюллетень № 26

Дата опубликования описания 25.07.81 (7g } Авторы изобретения

В. Л. Почтарев, Ф. Ф. Сабиров и В. К. Шипов (7l ) Заявитель (54) ВРЕМЕННОЙ ДИСКРИМИНАТОР

Изобретение относится к радиотехнике. и может- быть использовано в различных радиотехнических устройствах, в частности в локационных приемниках оптического и радиодиапазонов.

Известны временные дискриминаторы, позволяющие осуществлять точную временную привязку к входному импульсу в условиях большого изменения его амплитуды путем дифференцирования входного сигнала с привязкой к вершине импульса, и метод следующего порога, позволяющий осуществить привязку к фронту входного импульса (1).

Недостатком такого дискриминатора является низкая степень подавления синфазных помех.

Известен также временной дискриминатор, содержащиЙ источник входных сигналов, масштабирующий и вычитающий элементы (2) .

Недостатками данного дискриминатора являются небольной динамический диапазон и низкая помехоустойчивость. 20

Цель изобретения — расширение динамического.диапазона и повышение помехоустойчивости.

Поставленная цель доститается тем, что во временной дискриминатор, содержащий источник входных сигналов, масштабирующий и вычитающий элементы, введен дифференцирующий элемент, выполненный в виде первого дифференциального каскада на двух транзисторах, базы которых соединены с источником входных сигналов, эмиттеры через резисторы соединены с клеммой источника питания и с базами транзисторов вычитающего элемента, выполненного в виде второго дифференциального каскада на двух транзисторах, эмиттеры которого через масштабирующий элемент и резистор соединены с клеммой источника питания„а коллекторы соединены перекрестно с коллектора; ми транзисторов первого дифференциального каскада и выходными клеммами.

На фиг. 1 изображена принципиальная схема временного дискриминатора; на фиг. 2 — временная диаграмма токового сигнала в коллекторных цепях одного из выходов схемы; на фиг. 3 — функциональная схема временного дискриминатора.

Принципиальная схема временного дискриминатора содержит первый дифференциальный усилительный каскад на транзис847503

>и

25

Формула изобретения зв

35 о

3 торах 1 и 2, транзисторы 3 и 4, входящие в состав второго дифференциального каскада. Между эмиттерами транзисторов 1 и 2 включается конденсатор 5, а между эмиттерами транзисторов 3 и 4 — масштабирующие резисторы 6 и 7. Коллекторные выводы транзисторов I и 4 объединены и образуют токовый выход 8 схемы, а объединенные коллекторные выводы транзисторов 2 и 3 — токовый выход 9. Входы схемы имеют привязку к «земле» через резисторы IO и 11, между ними включается токовый источник 12 сигнала. Резисторы 13, 14 и 15 предназначены для обеспечения режима транзисторов по постоянному току.

Входной импульсный сигнал, образуя разность напряжений между базовыми выводами транзисторов 1 и 2, передается в его эмиттерные цепи, что приводит к появлению емкостного тока через конденсатор 5, в результате чего в коллекторной цепи вышеуказанных транзисторов возникает токовый сигнал, являющийся производной от входного сигнала. Наличие входного сигнала между базовыми выводами транзисторов 3 и 4 обеспечивает их коллекторный ток, повторяюгций по форме входной сигнал. Результирующий сигнал на выходах 8 и 9 является разностью коллекторных токов обоих дифференциальных сигналов.

Рассмотрим временную диаграмму токового сигнала (фиг. 3) в коллекторных цепях одного из выходов схемы.

Кривая 16 соответствует току коллектора транзистора 1 и в режиме малого сигнала повторяет по форме входной сигнал. Кривая 17 соответствует току коллектора транзистора 4 и условно показана в противоположной фазе. Результирующий сигнал кривая 18 является суммой коллекторных токов транзисторов 1 и 4. Аналогичный по форме, но в противоположной фазе токовый сигнал имеет место на выходе 9. Характерная точка 19, соответствующая пересечению нулевого уровня, в широком диапазоне амплитуд входного сигнала не меняет своего положения. Изменяя величину емкости конденсатора 5 или сопротивлений резисторов

6 и 7, можно менять положение характерной точки, что отражено кривыми 20 — продифференцированный токовый импульс, и

2l — — результирующий импульс. Смещение характерной точки вправо соответствует увеличению постоянной времени г = C5(R6 +

+ R7) . Конкретное положение характерной точки определяется формой переднего фронта и величиной <+.Приближенное значение масштабного коэффициента может быть за4 писано М = --, где т — постоянная времен

СР ни фронта импульса. Значительное увеличение М может привести к ухудшению шумовых характеристик. Динамический диапазон схемы достаточно велик, так как работа транзисторов 3 и 4 с отсечкой не означает ухудшение точностных характеристик, что не влияет на положение характерной точки.

Схема временного дискриминатора (фиг. 3) содержит вычитающий элемент 22, дифференцирующий элемент 23 и масштабирующий элемент 24. Результирующий импульс на выходе элемента 22 получается путем вычитания из основного импульса, прошедшего масштабирующий элемент, продифференцированного импульса с выхода элемента 22.

Реализация дискриминатора полностью в интегральном исполнении по схеме, представленной на фиг. I, не представляет трудности и в то же время дает возможность создать надежные и эффективные схемы высокочувствительных приемных устрой:тв, работающих в условиях больших помех и широком динамическом диапазоне.

Временной дискриминатор, содержащий источник входных сигналов, масштабирующий и вычитающий элементы, отличающийся тем, что, с целью расширения динамического диапазона и повышения помехоустойчивости, в него введен дифференцирующий элемент, выполненный в виде первого дифференциального каскада на двух транзисторах, базы которых соединены с источником входных сигналов, эмиттеры через резисторы соединены с клеммой источника питания и с базами транзисторов вычитающего элемента, выполненного в виде второго дифференциального каскада на двух транзисторах, эмиттеры которого через масштабирующий элемент и резистор соединены с клеммой источника питания, а коллекторы соединены перекрестно с коллекторами транзисторов первого дифференциального каскада и выходными клеммами.

Источники информации, принятые во внимание при экспертизе

1. Мелешко Е. А. Интегральные схемы в наносекундной ядерной электронике. Атомиздат, 1977, с. 79.

2. Авторское свидетельство СССР № 525238, кл. Н 03 К 5/20, !975.

847503 — Inurn

Qua. 1 фиг.?

5 / гх Ы фигЗ

Составитель Н. Николаева

Редактор Ю. Петр шко Текред Л. Войкас Корректор Ю. Макаренко

Заказ 5527/85 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4