Устройство для задания программы

Устройство для задания программы

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ТИЛЬСТВУ

Союз Советских

Социалистических

Реслублик (61) Дополнительное к авт. сеид-ву (22) Заявлено 281179 (21) 2843251/18-24 с присоединением заявки Нов (5,1)М. Кл.З

G.05 В 19/405

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

Опубликовано 230781. Бюллетень N9 (53) у К

Ф4 621.503. д„ „„„М Ю (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ПРОГРАММЫ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах числового программного управления станками и другим технологическим оборудованием.

Известно устройство для программного управления, состоящее из перфоленты, читающего устройства, выходы кото lO рого присоединены к запоминающим устройствам координат и Ко входам контрольного делителя и тактового генератора, выход которого подключен ко входу умножителя, параллельные выходы которого присоединены к выходам запоминающих устройств координат Х, Х1, Y„, У2, а выход переПолнения через делитель подключен ко, входу первого триггера, выход которого присоединен к первой группе выходных ключей координат, выходы которых через первый элемент ИЛИ присоединены ко второму входу контрольного делителя, выход которого подключен к первому входу индикатора ошибки, второй вход которого подключен к выходу второго элемента ИЛИ, выходы которого присоединены к выходам второго триггера, счетный вход которого присоединен к выходу делителя, а вторая группа клю- З0 чей присоединена к выходам запоминающих устройств координат, а их попарно объединенные выходы присоединены ко входам сглаживающих делителей координат f1) .

Однако в таком устройстве для контроля правильности отработки перемещений на перфоленте необходимо задавать помимо основной информации дополнительные контрольные коды, что усложняет программирование и исключает возможность использования устройства в системах с коррекцией величин перемещений, эадаваеьых внутри системы, так как каждая коррекция требует изменения корректирующего кода. Кроме toro, схема такого устройства достаточно сложна.

Известно также устройство для контроля передачи информации в двоично-десятичном коде между блоками цифровой вычислительной машины, содержащее ячейку памяти одного знака, входы которой являются входами устройства, блок формирования сигнала ошибки, выход которого является выходом устройства, триггер, входы которого являются входами устройства, а выход соединен с управляющим входом блока формирования ошибки, а так849148 же двоично-десятичный сумматор, сдвигакюций двоично-десятичный регистр,при йцл выходы ячейки памяти одного знака соединены с первой группой входов одноразрядного двоично-десятичного сумматора, выходы которого соединены со входами блока формирования .сигнала ошибки и со входами младшего разряда сдвигающего двоично-десятичного регистра, выходы старшего разряда сдвигающего двоично-десятичного регистра соединены со второй группой входов одноразрядного.десятично-двоичного сумматора, управляющий вход устройства и вход тактовых сигналов устройства соединены с соответствующими входами ячейки памяти одного зна-15 ка и сдвигающего двоично-десятичного регистра 2 .

Недостатком этого устройства является ограниченность его функциональных возможностей, так как оно способ- Щ но контролироваТь только передачу двоично-десятичной информацйи по цепям передачи, в которых не происходит преобразование ее кодов и изменение ее значений, т.е. переработка. Вследствие этого невозможно использовать устройство в современных системах числового программного управления.

Наиболее близким по технической сущности к предлагаемому является устройство для программного управления, состоящее из блока ввода программы, выходы которого соединены со входами счетчика строк, преобразователя кода и блока памяти, соединенного со входами блока отработки координатных пе- З5 ремещений и контрольного счетчика по модулю D, причем выход блока отработки координатных перемещений соединен со входом контрольного счетчика, входы элемента И соединены с выхода- 40 ми счетчика строк и преобразователя кода, вход дополнительного счетчика по модулю D соединен с выходом элемента И, а выход — с блоком памяти Г33 .

Недостатком известного устройства является то, что контролируемая информация хотя и может быть преобразована, но не может быть переработана (изменена) в контролируемом канале устройства. Кроме того, оно может работать только с двоично-десятичными кодами, что резко сужает функциональные,врзможности устройства и область его применения, поскольку в современных системах Чпу информация програм- 55 ,мы, вводимая с перфоленты или другого носителя в двоично-десятичном коде, как правило, преобразуется, т.е. переводится в двоичный код и изменяется на величины коррекций размеров ин- @ струмента, и выполняется преобразование координат. Поэтому испольэовать в современных системах ЧПУ данное устройство фактически невозможно без резкого снижения функциональных возможностей системы, глубины контроля его точности и, следовательно, таких эксплуатационных характеристик, как время поиска неисправностей.

Цель изобретения — расширение области применения устройства за счет обеспечения условий автоматического введения различных по величине,коррекций скоростей подачи или оборотов шпинделя и повышение надежности и точности устройства за счет автоматического исключения превыаения выходной частоты задающего устройства и максимальной частоты, воспринимаемой приводом.

Поставленная цель достигается тем, что в устройство для задания программы, содержащее последовательно соединенные блок ввода информации, блок преобразователей кода, блок управления, первый сдвиговый регистр, второй сдвиговый регистр и интерполятор, второй вход блока управления подключен ко второму выходу блока ввода информации, третий вход — ко второму выходу первого сдвигового регистра, вторые выходы — ко вторым входам интерполятора, третий вход — ко вторым входам первого .и второго сдвиговых регистров и к третьему входу интерполятора, а четвертый выход — к третьему входу второго сдвигового регистра, и два канала управления, каждый из которых состоит из контрольного счетчика, соединенного первым входом с первым выходом интерполятора и последовательно соединенных первого и второго регистров памяти, а первые входы первых регистров памяти подключены к четвертым выходам блока управления, введены третий сдвиговой регистр, первый элемент И блок формирования команд и последовательно соединенные блок элементов задержки, коммутатор, группа ключей, шифратор, первый сумматор, первый элемент ИЛИ, второй элемент И, второй элемент ИЛИ, второй сумматор, третий регистр памяти, и группа инверторов, а в каждый канал управления — последовательно соединенные третий сумматор, третий элемент И, четвертый элемент li и пятый элемент

И, выход которого подключен ко входу блока формирования команд, соединенного первым выходом со вторыми входами вторых регистров памяти, вторым выходом — со вторыми входами контрольных счетчиков, третьим выходом — со входом блока ввода информации и с третьим входом интерполятора, а четвертым выходом — со вторыми, входами четвертых элементов И и с первым входом первого элемента И, второй вход которого подключен ко второму выходу интерполятора, а выход — ко вторым входам пятых элементов И, первый вход третьего сдвигового регистра соединен со вторым выходом блока эле 849148 ментов задержки, выходы — со вторыми входами группы ключей, а второй вход— со входом блока элементов задержки, со вторым входом третьего регистра памяти и с третьим выходом блока управления, подключенного пятым выходом к третьему входу третьего регистра памяти, выходы которого соединены со вторыми входами первого сумматора, подключенного одним из первых входов ко второму входу второго элемента И, вторым выходом — ко второму входу второго элемента ИЛИ, а первыми выходами — ко вторым входам второго сумматора, первые и вторые входы третьего сумматора каждого канала управления соединены соответственно с выходами второго регистра памяти и контрольного счетчика данного канала управления, выходы группы инверторов соединены со вторыми входами первых регистров памяти, а второй вход 26 коммутатора подключен к одному из первых выходов первого сднигового регистра.

На чертеже представлена функциональная схема предлагаемого устрой- д5 ства.

Устройство содержит блок 1 ввода информации, блок 2 преобразователей кода, блок 3 управления, первый 4 и второй 5 сдниговые регистры, интерполятор 6, коммутатор 7, группу ключей

8-13, блок 14 элементов задержки, третий сдвиговый регистр 15, шифратор

16, первый 17 и второй 18 сумматоры, третий регистр 19 памяти, первый элемент ИЛИ 20, второй элемент И 21, .второй элемент ИЛИ 22, группы инверторов 23-26, первый 27 и второй 28 регистры памяти, третий сумматор 29, третий 30, четвертый 31 и пятый 32 элементы И, блок 33 формирования ко- 40 манд, первый 34 и второй 35 регистры. памяти, третий сумматор 36, третий

37, четвертый 38, пятый 39 и первый

40 элементы И и контрольные счетчики

41 и 42.

Устройство работает следующим образом.

Информация управляющей программы с перфоленты или другого носителя поступает на вход блока 1, в котором О осуществляется ее контроль на четкость и дешифрирование. После этого дешифрированная инфЬрмация распределяется следующим образом.

Информация о геометрических пере- мещениях через блок 2 поступает в блок 3, на другой вход которого поступают дешифриронанные адреса. геометрической информации X„ Z, У, К в подготовительные (G) функции, определяющие характер преобразования в блоке 3, g) например перевод абсолютных координат в относительные, корректиронание геометрической информации на величины коррекций размеров инструмента, формирование информации и виде, пригодном для интерполятора, т.е. в приращениях. Конечные результаты, подлежащие высылке н интерполятор 6 для дальнейшей обработки, записываются последовательно младшими разрядами вперед в двадцатишестиразрядный регистр 4. Причем 1-24-е разряды этого регистра хранят цифровую информацию, а 25 и 26 отводятся для хранения модифицированного знака, т.е. 00 — плюс, 11 — минус, 0,1 и

10 — запрещенные комбинации.

С параллельных выходов 1-24 разрядов регистра 3 информация перепи.сывается в регистр 5, построенный ,таким образом, что в нем информация сдвигается старшими разрядами вперед, что необходимо для выполнения операции нормализации, которая имеет место в интерполяторе 6. Поэтому информация о перемещениях Л Х, д Y переписы,вается из регистра 5 в промежуточную память интерполятора 6 последователь,но старшими разрядами вперед синхронно с тактами Т1-Т26. Такты Т1-И26, а также сигналы "Запись Х" и "Запись 2" вырабатываются блоком 3 и поступают н интерполятор 6. По окончании отработки предыдущего кадра информация, записанная н промежуточной памяти интерполятора, начинает отрабатываться и н виде унитарных кодов появляется на его выходе по каналам X u Z. Причем, если н интерполятор 6 были записаны величины приращений Х и 1 то за время отработки кадра по каналам

Х и Z должно пройти дХ и Л Z импульсов. Для контроля соответствия количества отработанных импульсов заданному количеству в момент высылки информации из блока 3 н регистр 4 осуществляется свертка по модулю 9 двоично-кодированной величины дХ или

ЬУ.

Эта свертка осуществляется следующим образом.

Информация с выхода 24-го разряда регистра 4 через коммутатор 7 посту-. пает на параллельно объединенные входы ключей 8-13, причем коммутатор 7 включается синхронно с тактом Т1-Т26, но с задержкой на два такта сигналом, поступающим на его управляющий вход с выхода блока 14. Со.второго выхода этого блока сигнал поступает на управляющий вход регистра 15 и разрешает циркуляцию единицы в этом регистре с частотой тактов Т1-Т26. Поскольку в исходном состоянии единица находилась в младшем разряде регистра 15, а все остальные его разряды бЫли н . нулях, то при последовательном сдниге единицы разрешающие потенциалы появляются поочередно на входах ключей 8-13. Причем за время записи в ре.регистр 4 двадцатичетырехразрядного числа единица в регистре 15 соверша849148

Число 1 2 4 8 16 32 64 128 256 512 1024 2048 4096

Остаток 1 2 4 8 7 5 1

2 4 8 7 5 1 ет четыре полных оборота. Работа схемы формирования контрольного кода двоичного числа по модулю 9 основана на

Таким образом, в случае наличия единицы в соответствующем разряде не- 0 обходимо в сумматор контрольного числа по модулю 9 добавить соответствующий этому разряду остаток, что реализуется следующим образом.

Единицы, двигаясь в регистре 15 поочередно, поступают на ключи 8-13.

В случае, если на информационном входе этих ключей в это время также присутствует единица, сигнал появляется на выходе соответствующего ключа.

При этом сигнал на выходе ключа 8 соответствует остатку 1, на выходе ключа 9 — остатку 2, ключа 10 — остатку 4, ключа 11 — остатку 8, ключа 12 — остатку 7 и ключа 13 — остатку 5. Выходные сигналы ключей 8-13, 25 поступая на соответствующие входы шифратора 16, вызывают появление íà его выходе двоично-кодированных комбинаций, соответствующих числам 1, 2, 4, 8, 7, 5. Эти двоичные числа посту- 3Q пают на входы сумматора 17, на входы второго слагаемого — код остатка свертки по модулю 9, полученного в предыдущем суммировании с выходов регистра 19. Поскольку суммирование не- З5 обходимо осуществлять по модулю 9 в случае возникновения переноса из старшего разряда сумматора 17, а также в случае превышения выходной комбинацией этого сумматора числа 8, т.е. двоичной комбинацией 1000 откорректировать эту выходную комбинацию на величину поправки 0111 (т.е. 7) .

Это достигается тем, что любая из единиц трех младших разрядов сумматора 17 проходит через элемент ИЛИ 4$ 21 на вход элемента H 21, на второй вход которой подается сигнал с выхода старшего разряда сумматора 17.

Выходной сигнал элемента И .21 объединяется элементом ИЛИ 22 с выходным сигналом переполнения сумматора 17 и поступает на входы трех младших разрядов сумматора 18, на входе переноса младшего разряда и на входе старшего разряда второго слагаемого которого ""запаян" сигнал "0", т.е. потенциал земли. Благодаря корректирующему действию цепи: элемент ИЛИ

20 — -элемент И 21 — элемент ИЛИ 22 на выходе сумматора 18 всегда имеется остаток свертки по модулю 9 сум- Ф4 мы числа, хранчмого в регистре 19 и числа, сформированного на выходе шифратора 16. Каждый из тактовых импульсов Т1-Т26 своим задним фронтом записывает новый код в регистр 19, Ы периодической повторяемости остатков разрядов двоичных чисел.

Ряд остатков по модулю 9 имеет вид: что необходимо для надежного установления выходной комбинации на выходе сумматбра 18. Для осуществления записи в регистр 19 по заднему фронту регистр построен на Э -К триггерах. При отсутствии информации на выходах шифратора 16 кодовая комбинация, хранимая в регистре 19, просто подтверждается.

По окончании свертки величины дХ она из регистра 4 переписывается в регистр 5 по сигналу, поступающему на синхровход параллельной записи регистра 5 с соответствующего выхода блока 3. Одновременно этот блок вырабатывает сигнал записи контроля координаты Х, который через инверторы 23-26 переписывает контрольный код из регистра 19 в регистр 27 проме>куточной памяти контрольного кода координаты Х. После этого блок 3 вырабатывает сигнал перезаписи величины дХ из регистра 5 в промежуточную память интерполятора 6 и сигнал сброса регистра 19. Затем аналогично совершается цикл работы по определению и высылке в интерполятор б величины д2 и ее контрольного числа, которое записывается в регистр 34 промежуточйой памяти кода контроля координаты д2.

После этого по сигналу "Пуск", поступаю4ему из блока 33, величины дХ и д2 начинают отрабатываться интерполятором б, одновременно блок 1 начинает вводить очередной кадр программы. По сигналу ИУ1, поступающему из блока 23, "сбрасываются" счетчики

41 и 42, а по сигналу Иу И, который также вырабатывается, блоком 33, после сигнала "Пуск" контрольные коды приращенИй дХ и д Y переписываются в регистры рабочей памяти контрольных кодов регистров 28 и 35 соответственно. Выходные импульсы координатных приращений интерполятора б являются выходными сигналами устройства и одновременно поступают на счетные входы счетчиков 41 и 42, работающих по модулю 9. К концу отработки кадра в счетчиках оказываются числа, соогветствур>щие по сверткам по модулю

9 количеству импульсов, отработанных соответствующей координатой.

Если введенная.в интерполятор б информация отработана верно, то остаток по модулю 9, записанный в регистре 28 и полученный в счетчике 41, а также остаток в регистре 35 и в счетчике 42 равны, но в регистрах 28 и

35 записаны инверсные коды остатков.

849148

Следовательно, на выходах сумматоров

29 и 36 должны быть все единицы, так как сумма прямого и обратного. кодов одного и того же числа дает все единицы. При этом на выходах элементов И 30 и 37 имеются сигналы единицьэ, которые поступают на входы элементов И 31 и 38. Элементы И 31,,38 к. 40 в нормальном режиме работы по второму входу всегда открыты, и только в наладочном режиме на них с блока 33 заводится. нулевой сигнал

"Блокировка". Сигнал "Окончание отработки кадра" с выхода интерполятора б через элемент И 40 поступает на входы элементов И 32 и 39, на вторые входы которых поступают выходные сигна- 15 лы элементов И 31 и 38.

Срабатывая, элемент И 32 формирует сигнал "Координата X верно", а элемент И 39 — сигнал "Координата Z нерио". Если сформированы оба эти сигна- 2О ла, то, поступая на блок 33, они запускают отработку следующего кадра программы. В противном случае следующий кадр запущен не будет, и будет включена соответствующая индикация.

Таким образом, предлагаемое устройство обеспечивает контроль отрабатываемых системой перемещений, несмотря на то, что вводимая информация была не только переведена из десятич- ЗО ной системы в,двоичную, но и изменена в результате пересчета координат и введения различных коррекций, что является основным преимуществом этого устройства, позволяющим использОвать,его в сложных современных системах, в которых имеет место многоступенчатое преобразование информации.

Кроме того, использование предлагаемого устройства позволяет значи тельно улучшить надежность разрабо- 40 танных принципиальных схем в целом, а следовательно, сократить брак как при выпуске систем, так и при эксплуатации. формула изобретения 45 . Устройство для задания программы, содержащее последовательно соединенные блок ввода информации, блок преобразователей кода, блок управления, первый сдвиговый регистр, второй сдвиговый регистр и интерполятор, второй вход блока управления подключен ко второму выходу блока ввода информации, третий вход — ко второму выходу первого сднигового регистра, вторые выходы — ко вторым входам интерполятора, третий вход — ко. вторым входам первого и второго сдвиговых .регистров и к третьему входу интерполятора, а четвертый выход — к третьему входу нторого сдвигового регистра, @) и два канала управления, каждый из которых состоит из контрольного счетчика, соединенного первым входом с первым выходом интерполятора и последовательно соединенных первого и вто- рого регистров памяти, а первые вхо ды первых регистров памяти подключены к четвертым выходам блока управления, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения и.понышения надежности. устройства, в него введены третий сдвигоной регистр, первый элемент И, блок формирования команд и последовательно соединенные блок элементОв задержки, коммутатор, группа ключей, шифратор, первый сумматор, первый. элемент ИЛИ, второй элемент И, второй элемент,ÈËÈ, второй сумматор, третий регистр памяти, и группа инверторон, а в каждый канал управления последовательно соединенные третий сумматор, третий элемент И, четвертый элемент И и пятый элемент И, выход которого подключен ко входу блока формирования команд, соединенного первым выходом со вторыми входами вторых регистров памяти, вторым выходом — co вторыми входами контрольных счетчиков, третьим выходом — со входом блока ввода информации и с третьим входом интерполятора, а четвертым выходом - co вторыми входами четвертых элементов И и с первым входом первого элемента И, второй вход которого подключен ко нторому выходу интерполятора,,а выход — ко вторым входам пятых элементов И, первый вход третьего сдвигоного регистра соединен со вторым выходом блока элементов задержки, выходы — со нторыми входами группы ключей, а второй вход — co входом блока элементов задержки, со вторым входом третьего регистра памяти и с третьим выходом блока управления, подключенного пятым выходом к третьему входу третьего регистра памяти, выходы. которого соединены со вторыми входами первого сумматора, подключенного одним из первых входов ко второму входу второго элемента И, вторым выходом — ко нторому входу второго элемента ИЛИ, а первыми выходами — ко вторым входам второго сумматора, первые и вторые входы третьего сумматора каждого канала управления соединены соответственно с выходами второго регистра памяти и контрольного счетчика данного канала управления, выходы группы инверторов соединены со вторыми входами первых регистров памяти, а второй вход коммутатора подключен к одному из первых выходов первого сдвигового регистра.

Источники информации, принятые во внимание при экспертизе

1. Вульфсон И.A. и др. Кодирование информации управляющих программ. М., "Энергия", 1968, с. 76-77.

2. Авторское свидетельство СССР

9 581471 кл. 6 06 Р 11/08, 1975.

3. Авторское свидетельство СССР

Р 397891, кл. G 05 В 19/14,.1971 (прототип).

849148

Составитель И. Колокольцев

Редактор С. Родикова Техред Э,фанта Корректор О. Билак

Заказ 6090/60 Тираж 940 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, 11осква, Ж-35, Раушская наб., д. 4/5

Филиал ПЛП "Патент", г. Ужгород, ул. Проектная, 4