Многоканальное устройство дляпередачи информации c дельта- модуляцией

Многоканальное устройство дляпередачи информации c дельта- модуляцией

Иллюстрации

Показать все

Реферат

 

Союз Советсник

Социалистические

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 22. 10. 79 (21) 2831270/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 23. 07.81. Бюллетень М 27 (51)М. Кл.

6 08 С 19/28

ВвударстевнеиЯ квинтет

СССР ю далем взебретееиЯ и етерытвЯ (53) У,П,К 621 398 (088. 8) Дата опубликования описания 30.07.81 (72) Авторы изобретения

Т.А.Алиев, Н.С.Алиев, Е.С.Сыроваткинаи В.

1 ",<

Институт кибернетики АН Азербайджанской dC7„„ (71) Заявитель (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ

ИНФОРМАЦИИ С ДЕЛЬТА-МОДУЛЯЦИЕЙ

Изобретение относится к измерительной технике и технике связи и может использоваться в системах телеметрии, автоматизированных си- . стемах контроля и управления, фотографии и телевидении.

Известно устройство для передачи сигналов с дельта-модуляцией, содержащее вычитающнй блок, выход которо- 10 го соединен с входом двоичного модулятора, подключенного через интегратор к первому входу вычитающего блока, и последовательно соединенные синхронизатор, делитель частоты и блок стробировання, первый выход которого через соответствующие вентили подключен ко второму и третьему входам вычитающего блока и ко второму входу интегратора, при этом 10 выход первого вентиля соединен с другим входом второго вентиля, а выход интегратора подключен к другому входу третьего вентиля 1 ).

Однако это устройство имеет узкий диапазон практического применения, так как не позволяет произвести сжатие и кодирование многоканальных сигналов.

Известно многоканальное устройство для передачи информации с дель-. та-модуляцией, содержащее в каждом из

N каналов первый элемент И и второй элемент И, выходы которых подключены ко входам элемента ИЛИ, и вычитающий элемент, выход которого подключен к одному иэ входов троичного модулятора, выход которого через интегратор подключен к одному из входов вычитающего элемента, а также общее для всех каналов блок памяти, синхронизатор, блок формирования адресов, сумматор и двоичный модулятор, выход которого подключен к первому входу сумматора, ко второму входу которого подключен первый выход блока формирования адресов, второй и третий выходы которого подключены к соответствующим вхо3 849271 дам двоичного модулятора, причем второй выход блока формирования адресов подключен к первому входу первого элемента И каждого из Й каналов, второй выход которого и первый вход второго элемента И соединены с соответствующим выходом блока памяти, ко входам которого подключены выходы троичных модуляторов соответствующих каналов, первый выход синхронизатора подключен 1о к другому входу вычитающего элемента из Й каналов и к дополнительному входу блока памяти, второй выход синхронизатора подключен к другому входу троичиого модулятора каждого из ка- 15 налов и первому дополнительному входу блока формирования адресов, второй дополнительный вход которого соединен с третьим выходом синхронизатора, соединенным с другим входом второ- 2О го элемента И каждого из Й каналов (2 ).

Однако в известном устройстве имеет место малая степень уплотнения информации. 25

Наиболее близким по технической сущности к предлагаемому является многоканальное устройство для пере дачи информации с дельта-модуляцией, содержащее в каждом из Й каналов первый элемент И и второй элемент И, выходы которых подключены ко входам элемента ИЛИ, и вычитающий элемент, выход котоРого подключен к одному из входов троичнбго модулятора, выход которого через интегратор подключен к одному из входов вычитающего элемента, а также общие для всех каналов блок памяти, синхронизатор, блок формирования адресов, сумматор и двоичный модулятор, выход которого подключен к первому входу сумматора, ко второму входу которого подключен первый выход блока формирования адресов, второй и третий выходы которого подключены к соответствующим входам двоичного модулятора, причем второй выход блока формирования адресов подключен к первому входу первого элемента И каждого из Й каналов, второй вход которого и первый вход второго элемента И соединены с соответствующим. выходом блока памяти, ко входам которого подключены выходы троичных модуляторов соответствующих каналов, первый выход синхронизатора подключен к другому входу вычитающего элеменф та каждого из М каналов и к дополнительному входу блока памяти, второй выход синхронизатора подключен к другому входу троичного модулятора каждого из Й каналов и к первому дополнительному входу блока формирования адресов, второй дополнительный вход которого объединен с третьим выходом синхронизатора, соединенным с другим входом второго элемента И каждого из Й каналов, кроме первого, введены последовательно соединенные элементы НЕТ, элемент НЕ и третий элемент И, а также введены общие для всех каналов последовательно соединенные регистр сдвига, счетчик и блок формирования кода числа каналов, элемент задержки, дополнительный элемент НЕ и блок формирования маркера кадра, при этом в каждом из

Й каналов, кроме первого, один из входов элемента HET и другой вход третьего элемента И подключены к выходу элемента ИЛИ, выход каждого из элементов HET и выход элемента ИЛИ первого канала подключены к соответствующим входам блока формирования адресов; другой вход элемента HET каждого из Й-3 каналов подключен к выходу элемента ИЛИ предыдущего канала, выходы третьих элементов И каждого из Й"3 каналов подключены к соответствующим входам регистра сдвига,.к дополнительному входу которого подключен четвертый выход синхронизатора, выход блока формирования кода числа каналов подключен к третьему входу сумматора, и к четвертому входу которого подключен первый выход синхронизатора через блок формирования маркера кадра, выход регистра сдвига через последовательно соединенные дополнительный элемент HE и элемент задержки подклю-. чен ко второму входу счетчика, к третьему входу которого и ко входу синхронизатора подключен выход дополнительного элемента НЕ 3 ).

Однако известное устройство содержит в каждом из Й каналов троичный модулятор и интегратор, что значительно усложняет аппаратуру в целом и после каждого шага требуется определенное время для уплотнения и передачи информации, что уменьшает частоту преобразования.

Цель изобретения - упрощение устройства, повышение быстродействия и

849271 улучшение технологичности изготовле-: ния е

Поставленная цель достигается тем, что в многоканальное устройство для передачи информации с дельта-мо. дуляцией, содержащее элементы сравнения, первые входы которых подключены к и аналоговым входам устройства, блок памяти, выходы которого . 16 через соответствующие элементы И подключены к входаи регистра сдвига, счетчик количества единиц в коде, блок формирования адресов и кодов числа, синхронизатор, выходы которого подИ ключены к входам регистра сдвига, блока памяти, счетчика количества единиц в коде, блока формирования адресов и кодов числа введены счетчик отсчетов преобразователь кода в на29 пряжение, группы элементов И, дополнительный регистр сдвига, блок определения приращения, счетчик адресов, элементы И, элемент ИЛИ, элементы задержки, группа элементов ИЛИ, выходной блок, генератор импульсов, выход которого подключен к счетчику отсчетов, первый выход которого подключен к входу преобразователя кода в напряжение, выход которого соеди30 нен со вторыии входами элементов срав" нения, выходы элементов сравнения подключены к соответствующим объединенным попарно первым входаи элементов И первой группы 2 и элементов И, выходы которых подключены к блоку памяти, 2 и выходов которых подключены к блоку памяти, 2 и выходов которых подключены к соответствующим 2 и первым выходам второй группы элементов и выходы которых подключены к соответствующим входам регистра сдвига, первый выход которого подключен к блоку определения приращения, 2 и других выходов подключены к соответствующим

2 и первым входам элементов И третьей группы элементов И, выходы которых подключены к соответствующим входам дополнительного регистра сдвига, выход последнего подключен к второму входу блока определения приращений, первый, второй н третьий выходы которого соедийены с первым, вторым и третьим входами блока формирования адресов и кодов числа, первый выход блока определения приращения соединен с первым входом первого элемента И, второй вход которого соединен с первым выходом блока фориирования адресов и кодов числа, второй выход которого соединен со вторым входом второго элемента И, первый вход которого со вторым выходом блока определения приращений; выходы первого и второго элементов

И соединены с соответствующими входаии элемента ИЛИ, выход которого сое » динен с первым входом счетчика количества единиц кода, m выходов которого подключены к соответствующим первым входам элементов И четвертой группы элементов И, вторые входы которых объединены и соединены с третьим выходом блока формирования адресов н кодов числа и входов первого элемента задержки, выход которого подключен к второму входу счетчика количества единиц кода, выходы элементов И четвертой группы элементов И подключены к соответствующим первым входам элементов ИЛИ группы m элементов ИЛИ, выходы которых подключены к выходному блоку, второй вход которого соединен с четвертью вьиодом блока формирования адресов и кодов числа, соответствующие выходы синхронизатора подключены к входу генератора импульсов и к синхронизирующим входам блока определения приращений, блока формирования адресов и кодов числа, к объединенным вторым входам элементов И третьей группы элеиентов И, через второй элемент задержки к объединенньм вторым входам элеиентов И второй группы элементов

И, к выходному блоку, к второму входу регистра сдвига, к второму входу дополнительного регистра сдвига и к первому входу счетчика адресов, к третьему входу счетчика количества единиц кода, к второму входу счетчика адресов, первый выход счетчика адресов подключен к четвертому входу блока формирования адресов и кодов числа, другие m выходов подключены к соответствующим первым входам элементов

И пятой группы элементов И, объединенные вторые входы которых соединены с пятым входом блока формирования адресов и кодов числа, а выходы соединены с соответствующиии вторыми входами элементов ИЛИ группы элементов ИЛИ, второй выход счетчика отсчетов соединен с объедииенныии вторыми входами четных элементов И первой группы элементов И, третий выход соединен с объединенными вто84927

30

7 рыми входами нечетных элементов И первой группы элементов И.

На чертеже представлена блок-схема предлагаемого устройства.

Многоканальное устройство для передачи информации с дельта-модуляцией содержит генератор 1 импульсов, счетчик 2 отсчетов, преобразователь 3 кода в напряжение; аналоговые входы устройства 4 -4. элементы 10

5"-5 сравнения, элементы И 6 -tj, синхронизатор 7, блок 8 памяти, элементы И 91 -9, регистр 10 сдвига, элементы И 1114 -11 М, дополнительный регистр 12 сдвига, блок 13 опреде- 15 ления приращения, блок .14 формирования адресов н кодов числа, счетчик

15 адресов, элементы И 16, 17, логический элемент 18, элемент 19 задержки, элементы И 204-20 и элементы И 20

214 -21 элементы ИЛИ 224-22„„счетчик

23 колйчества единиц в коде, выходной блок 24.

Устройство работает следующим образом.

В начале работы на выходе синхронизатора 7 формируется разрешающий уровень напряжения, который запускает генератор 1.

Импульсы с генератора 1 поступают на вход счетчика 2 отсчетов.

С поступлением каждого из этих импульсов содержимое счетчика 2 уве- 35 личивается на единицу. В связи с этим на выходе преобразователя 3 кода в напряжение образуется линейно-ступенчатое напряжение, высота каждой ступеньки которого равна ве- 40 су младшего разряда счетчика 2. С возрастанием содержимого счетчика 2 на элементах сравнения 5 -5> производится сравнение указанного ступенчатого напряжения со всеми входными аналоговыми сигналами, которые подаются через входные каналы 4 -4м. В момент равенства аналогового сигнала 1-ro входного канала со ступенчатым напряжением на выходе i-го эле- 50 мента 5 сравнения, вырабатывается сигнал. В этот момент содержимое счетчика 2 соответствует двоичному коду цифрового значения аналогового сигнала 1«го канала и указанный импульс 55 через группы входных вентилей 6 -6у 1 осуществляю передачу содержимого двух младших разрядов счетчика 2 в те разряды блока 8 памяти,входы ко1 8 торых подключены к выходу i-ого элемента 51 сравнения.

В результате этого в соответствующих разрядах блока 8 памяти заполняется два младших разряда двоичного кода аналогового сигнала i-го канала 4 . До переполнения разрядной сет1 ки счетчика 2 на выходах всех элементов 5 -5 " сравнения в моменты ра М венства входных сигналов соответствующих каналов с линейно-ступенчатым напряжением вырабатываются сигналы, которые через соответствующие группы ключей 6 -б цосуществляют пере1 дачу содержимого двух младших разрядов счетчика 2 в соответствующие разряды блока 8 памяти.

При одновременном совпадении двух или нескольких входных аналоговых сигналов со ступенчатым напряжением выходы элементов 5„ -51,1 сравнения этих каналов через соответствующие группы элементов 6А-6 осуществляют параллельную передачу содержимого младших, разрядов счетчиком 2 в соответствующие разряды блока 8 памяTH °

В момент переполнения разрядной сетки счетчика 2 завершается текущий шаг преобразования входных сигналов в цифровой код, и счетчик 2 сбрасывается в нулевое состояние.

После этого на выходе синхронизатора 7 получается сигнал, который через элементы lip -ll „осуществляет передачу содержимого регистра 10 сдвига в дополнительный регистр 12 сдвига.

Затем-очередной сигнал с другого .выхода синхронизатора 7 через эле менты 91 -9 мосуществляет параллель- ную передачу содержимого блока 8 памяти на регистр 10 сдвига. Таким образом, в соответствующих разрядах регистров 10 и 12 сдвига запоминаются два младших разряда цифровых кодов данного и предыдущего шагов преобразования входных каналов. Причем коды 1-го канала располагаются в старших разрядах, а коды М-го канала. находятся в младших разрядах регистров 10 и 12.

В начале каждого цикла преобразования сигналом от блока 14 формирования адресов и кодов числа устанавливается в исходное состояние счетчик

23 количества единиц в коде, а сигналом от синхронизатора 7 — счетчик

849271 10, ствует на 1-ый вход блока 14 формирователя адресов и кодов числа, и в результате на его 3-ем выходе вырабатывается сигнал, который через логические элементы И 21 -211„и элементы ИЛИ 221-221 передается содержимое счетчика 15 адреса, представляющее собой адрес первого положительВ ного приращения, в выходной блок 24.

16 Одновременно с этим на первом выходе блока 14 формирования адресов и кодов числа вырабатывается сигнал, который через элементы И 16 и ИЛИ 18 обеспечивает прохождение положительных приращений на входе счетчика количества единиц в коде 23. Этот процесс продолжается до момента появления приращения, равного нулю, или отрицательного приращения . При этом если приращение имеет отрицательный знак, то на втором выходе блока 13 определения приращений вырабатывается сигнал, который воздействует на второй вход блока 14 формирова жя адресов и кодов числа.

В результате на четвертом выходе блока 14 формирования адресов и кодов числа вырабатывается сигнал, который через логические элементы

И 20, -20„„ и ИЛИ 22 -22 передает содержимое счетчика количества единиц

23 на выходной блок 24. Если на выходе блока 13 определения приращения появилось приращение, значение котоÇ5 рого равно нулю, то на третьем выходе блока !3 определения приращения вырабатывается сигнал, который воздействует на третий вход блока 14 формирования адресов и кодов числа. ных аналоговых сигналов, и параллельно с этим в блоке 13 определения приращений происходит определение значе- 5 иия и знака приращений предыдущего шага. При этом на вход блока 13 определения приращений поступают два младших разряда цифрового кода текущего и предыдущего шага 1-ro канала, и этим самым, начиная с 1-го канала, в нарастающем порядке производится определение знака и значения приращений. После определения в блоке

13 приращений знака и значения разности соседних ординат для 1-го канала синхронизатором 7 вырабатываются импульсы сдвига, по которым содержимое регистров 10 и 12 сдвигаются на два разряда. При этом на вход блока 13 определения приращений поступают два младших разряда цифрового кода текущего и предыдущего шага второго канала, и на выходе блока 14 формирования адресов и кодов числа формируется 5 знак разности второго канала ° Далее аналогичным образом по импульсам от синхронизатора 7 сдвигаются содержи-мые регистров 10 и 12 по два разряда, и в блоке 13 определения приращений последовательно определяется знак разности остальных каналов. Таким образом, до окончания следующего цикла преобразования на выходе блока 13 определения приращений последовательно выдается знак разности сигналов всех входных каналов 41-4 „

В счетчик 15 адресов при каждом сдвиге содержимых регистров 10 и 12 поступает импульс, и его содержимое соответствует номеру каналов, для которого в блоке 13 определения приращений в данный момент определяется приращение. В устройстве передача полученных приращений в линии связи в каждом цикле разбита на два такта. В первом такте в линии связи передается количество подрядидущих положительных приращений и их адреса, а во втором такте передается количество подрядидущих отрицательных приращений и их адреса. Приращения, равные нулю, в линии связи не передаются.

В момент появления первого прира15 адресов. После этого начинается очередной цикл преобразования входщения с положительным значением на первом выходе блока 13 определения появляется сигнал, который воздейВ результате на четвертом выходе блока формирования адресов и кодов числа появляется сигнал, который через элементы И 20 -20 и ИЛИ 22„-22 записывает содержимое счетчика количества единиц в коде счетчика 23 в выходной блок 24. Как видно передача в выходной блок 24 количества подрядидущих единиц производится в момент, когда значение приращений очередного канала оказывается равным нулю или имеет отрицательное значение.

После этого до момента появления приращения с положительным знаком в счетчик количества единиц в коде 23 сигналы не поступают, и на выходной блок 24 ничего не подается. В момент появления очередного положительного приращения сигнал с первого выхо84 да блока 13 определения приращения опять воздействует на блок 14 форми- рования адресов и кодов числа, и на

его третьем выходе вырабатывается сигнал, который через элементы И 2g21 и ИЛИ 22, -22юпередает содержиМ мое счетчика .15 на выходной блок 24.

Начиная с этого момента, сигнал с первого выхода блока 13 определения приращенйй через элементы И 16 и

ИЛИ 18 поступают на вход счетчика количества единиц в коде 23, где снова вышеуказанным образом определяется количество подрядидущих единиц.

При появлении приращения с отрицательным знаком или нуля опять аналогично вьивеуказанному содержимое счетчика количества единиц 23 передается на выходной блок 24, Таким образом, в период первого такта через выход" ной блок 24 в линии связи передаются адреса и количество всех подрядидущих положительных приращений.

Коэффициент пересчета счетчика 15 адресов берется равным количеству каналов. В связи с этим s конце первого такта количество импульсов, поступающих на вход счетчика 15 адресов, оказывается равным коэффициенту пересчета, на выходе счетчика

15 адресов появляется сигнал, который воздействует на четвертый вход блока !4 формирования адресов и кодов числа, и сигнал, полученный с его 5-ro выхода, передается иа выходной блок 24. Сигнал с выходного блока 24 представляет собой код положительных приращений, переданных на линии связи в первом такте

В результате в первом такте на линии связи передаются начальные адреса положительных подрядидущих приращений н их количество.

Во втором такте, как и в первом, по сигналам от синхронизатора 7 содержимое регистров 10 и 12 сдвига сдвигается на два разряда.

Аналогично первому такту в счетчике 15 адресов при каждом сдвиге содержимых регистров 10 и 12 посту" пает импульс, н его содержимое соответствует номеру канала, для которого иа блоке 13 определения прира" щеиий в данный момент определяется приращение.

В момент появления отрицательного приращения на втором выходе блока -13 определения приращений появля9271 12 ется сигнал, который воздействует на второй вход блока 14 формирования адресов и кодов числа, При этом на третьем выходе блока 14 вырабатывается сигнал, который через элементы

И 21 -21 „ и ИЛИ 221- 22 „,передается содержимое счетчика 15 адресов на выходной блок 24. Одновременно с этим сигналы -со второго выхода блока

l0 13 определения приращений через элементы И 17 и ИЛИ 18 поступают на вход счетчика 23 количества единиц в коде.

Это продолжается до момента появле15 ния положительного приращения или приращения, равного нулю. При этом процесс суммирования единиц на счетчике 23 количества единиц в коде прекращается. При появлении очередного приращения с положительным знаком сигнал с первого выхода блока 13 определения приращений воздействует на блок 14 формирования адресов и кодов числа, и на его четвертом выходе получается сигнал, который череэ элементы

И 20-20 н ИЛИ 22-22 передает содержи мое счетчика 23 количества единиц в коде в выходной блок 24. Если очередное приращение .имеет значение, 30 равное нулю, то сигнал с третьего выхода блока 13 определения приращений действует на блок 14 формирования адресов и кодов числа. Сигнал с его четвертого выхода через элементы И 20 -20 и элементы ИЛИ 22 -22 .1 передает содержимое счетчика количества единиц в коде 23 в выходнсЯ блок 24. Процесс передачи адресов и количества приращений с отрицатель40 ным знаком продолжается до истечения второго такта, .в конце этого такта опять с выхода счетчика 15 получается сигнал, который воздействует на вход блока 14 формирования адресов и ко45 дов числа, и на его шестом выходе вырабатывается сигнал, который представляет собой код отрицательных приращений, переданных на линии связи.

Таким образом, в каждом текущем

50 цикле работы устройства параллельно с преобразованием и определением младших разрядов отсчетов всех входных сигналов данного шага также производится определение и передача в ли55 нии связи количества и адресов подрядидущих приращений предыдущего ша"

ra. При этом по сравнению с известным устройством в два раза повышает13 8492 ся быстродействие, и вместо Й интеграторов и Й троичных модуляторов используется всего один счетчик отсчетов и один преобразователь кода в напряжение. В связи с этим значительно упрощается устройство и улучшается технологичность его изготовления.

Формула изобретения

1 многоканальное устройство. для передачи информации с дельта-модуляцией, содержащее элементы сравнения, пер- 15 вые входи которых подключены к N аналоговым входам устройства, блок памяти, выходы которого через соответствующие элементы И подключены к входам регистра сдвига, счетчик коли- 20 чества единиц в коде, блок формирования адресов и кодов числа, синхронизатор, выходы которого подключены к входам регистра сдвига, блока памяти, счетчика количества единиц в коде, 25 блока формирования адресов и кодов числа, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия н упрощения устройства в него введены счетчик отсчетов, преобразователь 50 кода в напряжение, группы элементов И дополнительный регистр сдвига, блок определения приращения, счетчик адресов, элементы И, элементы ИЛИ, элементы задержки, группа элементов ИЛИ, выходной блок, генератор импульсов, выход которого подключен к счетчику отсчетов, первый выход которого подключен к входу преобразователя кода в напряжение, выход которого соединен со вторыми входами элементов сравнения, выходы элементов сравнения подключены к соответствующим объединенным попарно первым входам элементов И первой группы 2 М элемен45 тов И, выходы которых подключены к блоку памяти, 2 N выходов которых подключены к блоку памяти, 2 N выходов которых подключены к соответствующим 2 Й первьм выходам второй группы элементов И, выходы которых подключены к соответствующим входам регистра сдвига, первый выход которого подключен к блоку определения приращения, 2 и других выходов подключены к соответствующим 2 N первым входам элементов И третьей группы элементов И, выходы которых под71 14 ключены к соответствующим входам дополнительного -регистра сдвига, выход последнего подключен к второму входу блока определения приращений, первый, второй и третий выходы которого ооединены с первьм, вторым и третьим входами блока формирования адресов и кодов числа, первый выход блока определения приращения соединен с первым входом первого элемента И, второй вход которого соединен с первым выходом блока формирования адресов и кодов числа, второй выход которого соединен со вторым входом второго элемента И, первый вход которого соединен со вторым выходом блока определения приращений, выходы первого и второго элементов И сое-динены с соответствующими входами элемента ИЛИ, выход которого соединен с первым входом счетчика количества единиц кода, m выходов которого подключены к соответствующим первым входам элементов И четвертой группы элементов И, вторые входы которых объединены и соединены с тре тьнм выходом блока формирования адресов и кодов числа и входом первого элемента задержки, выход которого подключен к второму входу счетчи. У ка количества единиц кода, выходы элементов И четвертой группы элементов И подключены к соответствующим первым входам элементов ИЛИ группы m элементов ИЛИ, выходы ко— торых подключены к выходному блоку, второй вход которого соединен с четвертым выходом блока формирования адресов и кодов числа, соответствующие выходы синхронизатора подключены к входу генератора импульсов и к синхроннзирующим входам блока определения приращений, блока формирования адресов и кодов числа, к объединенньм вторым входам элементов И третьей группы элементов И, через второй элемент задержки к объединенным вторым входам элементов И второй группы-элементов И, к выходному блоку, к второму входу регистра сдвига, к второму входу дополнительного регистра сдвига и к первому входу счетчика адре— сов, к третьему входу счетчика количества единиц кода, к второму входу счетчика адресов, первый вмкод счетчика адресов подключен к четвертому входу блока формирования адресов и кодов числа, другие 01 выходов под15 849271 16 ключей к соответствующим первым вхо- тов И, трети д д

И т етий выход соединен с объедидам элементов И пятой группы; эле- ненными вторыми входами нечетных ментов И, объединенные вторые входы элементов И первой группы элементов И. которых соединены с пятым входои бло- Источники информации, ф ваиия адресов и кодов чи- принятые во внимание при экспертизе

S ст о СССР сла а выходы соединены с соответ- l. Авторское свидетельство

Э ствующими вторыми входами элементов В 577695, кл. H /

Н 04 1 17/02 1977.

КПИ, группы элементов ИЛИ второй вы- 2. Авторское свидетельство СССР ход счетчика отсчетов соединен с объ- У 474112, л. / е пенными вторыми входами четных 1О 3. Авторское свидетельство СССР элементов И первой группы элемен- 11 604168, кл. /

Н 04 J 13/00 1978.