Устройство для коррекции информации вблоках постоянной памяти

Устройство для коррекции информации вблоках постоянной памяти

Иллюстрации

Показать все

Реферат

 

>849308

Союз Советскни

Соцналнстнческни

Республнк

ОПИСЛНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. синд-ву Ф (22) Заявлено 04. 06. 79 {21) 2774672/18-24 (51)М. Кл.! с присоединением заявки №

6 !1 С 29/00

Гевудврстввииый комитет

СССР (23) Приоритет .

Опубликовано 23. 07. 81. Бюллетень № 27 ио делам изобретений и открытий

{53) УДК 681 .327. 66 (088.8) Дата опубликования описания 26 .07 .8 (72) Авторы изобретения

Н.В. Каткова, В. И. Мхатришвили, Г. и Ю.И. Фокин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ИНФОРМАЦИИ

В -БЛОКАХ ПОСТОЯННОЙ ПАМЯТИ

Изобретение относится к запоми- . нающим устройствам и может быть использовано в автоматике и вычислительной технике, в частности, для контроля запоминающих устройств (ЗУ).

Известны методы повышения достоверности хранения информации в ЗУ. с введением аппаратурной и временной избыточности. Аппаратурная избыточность реализуется путем использова1о ния кодов, устраняющих и обнаруживающих ошибки, введением специальной контрольной аппаратуры, резервированием, обходом отказавших ячеек 11).

Однако применение указанных мето15 дов или их комбинаций не обеспечивает корректировку информации постоянных запоминающих устройств (ПЗУ} по любому адресу с полной заменой содержания всего слона в ПЗУ в реальном масштабе времени с приемлемой избыточностью

Наиболее близким к предлагаемому изобретению по технической сущности

2 является устройство, которое содержит первый и второй блоки памяти, логический блок, коммутатор, корректирующий блок памяти, причем входы второго блока памяти подключены соответственно к адресным шинам первой группы, управляющей шине и шинам ввода, выходы коммутатора соединены соответственно с выходами второго блока памяти и адресными шинами второй группь| адресов, выходы коммутатора подключе.ны к первым входам логического блока и первого блока памяти, ко вторым входам логического блока подключены информационные шины, к третьим — выходы первого блока памяти, остальные входы первого блока памяти подключены соответственно к адресным шинам третьей группы, шинам ввода и управляюm m t2).

Недостатком этого устройства является применение блоков памяти и больших объемов по сравнению с объемом корректируемой информации.

3 84930

Цель изобретения - упрощение устройства.

Поставленная цель достигается тем, что в устройство для коррекции информации в блоках постоянной памяти„ содержащее первый блок памяти, первый вход которого соединен с шиной ввода информации, второй и третий входы первого блока памяти подключены соответ ственно к первой адресной шине и шине !р управления, коммутатор, один иэ входов которого -соединен со второй адресной шиной, другой вход коммутатора подсоединен к выходу второго блока памяти, один из входов которого соединен с третьей адресной шиной, другой вход второго блока памяти подключен к шине управления и к первому выходу устройства, блок элементов И-ИЛИ-НЕ, первый вход которого соединен с выходом первого блока памяти, второй вход блока элементов И-ИЛИ-НЕ подключен к информационной шине, а выход - ко второму выходу устройства, введены шифратор и сумматор, выход которого «с подключен к четвертому входу первого блока памяти, входы сумматора подсоединены соответственно к первому выходу шифратора и первому выходу коммутатора, второй выход шифратора go

8 4 соединен с третьим входом блока элементов И-ИЛИ-НЕ, первый вход шифратора подключен ко второму выходу коммутатора, а второй вход шифратора соединен с четвертой адресной шиной.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит блоки 1 и 2 памяти, блок элементов И-ИЛИ-НЕ 3, коммутатор 4, шифратор 5, сумматор 6, корректируемый блок 7 постоянной памяти, адресные шины 8 — 11, шина 12 управления, шина 13 ввода информации, информационная шина 14 и выход 15 устройства.

Устройство работает следующим образом.

Работу устройства рассмотрим на примере коррекции блока постоянной памяти 2 36-ти разрядных слов при

16 необходимости корректировать до 256 массивов, состоящих каждый из 4-х ,слов, при этом блоки 1 и 2 памяти уст-, ройства должны иметь объем 2 36-ти

;ю разрядных слов.

Второй блок 2 памяти служит для запоминания адресов корректируемых массивов.

В табл. 1 представлено расположение массивов информации в ПЗУ.

Таблица 1

849308

Продолжение таблицы 1

При этом для первых 16 массивов (всего 16х4 = 64 слова) используется первый адрес блока 2 памяти, вторых

16 массивов — второй и так далее, т.е. существует однозначное .соответствие между адресом массива в 64 слова в корректируемом ПЗУ.7 и адресом слова в блоке 2 памяти. Каждому массиву, размером в 4 слова, соответствует определенный разряд второго блока памяти. При этом первым 8-ми массивам соответствует 1,...,8 разряды, вторым

8-ми массивам 9...16 разряды, третьим

8"ми массивам 1...8 разряды второго слова и т.д. При этом, в случае внесения коррекции в одно слово или несколько слов любого массива ПЗУ. (где корректируемое слово обозначается. знаком — х), в соответствующие адрес и разряд второго блока 2 памяти записывается "1, а в противном случае "О".

Кроме того, каждое слово блока 2 памяти для каждых из упомянутых восьми разрядов, содержит адрес в блоке 1 памяти первого из корректированных массивов, т,е. из числа указанных

8-ми массивов.

На адресные шины 8-11 и шину 12 устройства в корректируемый блок 7 постоянной памяти одновременно подаются код адреса и сигнал обращения. При этом параллельно поступают на блок 1 памяти младшие разряды адреса (1, 2р), на шифратор 5-3...5pp, на коммутатор

4-бр и на блок памяти 2 — старшие разряды (7...16р). В блоке 2 памяти в соответствии со значениями старших разрядов адреса выбирается слово, при этом коммутатор 4, соответственно, выбирает половину слова (первую и третью части или вторую и четвертую).

На вход сумматора 6 поступает код адреса первого из корректированных массивов (третья или четвертая части), а на шифратор 5 информация первой или третьей частей, при этом шифратор 5 в соответствии с кодом 3...5 разрядбв адреса выбирает один из разрядов соответствующей части. В случае наличия единицы на первом выходе шифратора 5 появляется сигнал, указывающий, что данный массив (4 слова) корректируется . Кроме того, на вторых выходах появляется код,указывающий порядковый номер корректируемого массива в пределах вышеуказанных 8-ми массивов, на второй вход сумматора б поступают коды со вторых выходов шифратора 5, а с выхода сумматора 6 адрес поступает на блок

1 памяти. Таким образом, определяется адрес корректируемого массива в блоке

1 памяти. Соответствующее слово в этом массиве определяется двумя младшими разрядами адреса, поступающими на блок 1 памяти по -адресным шинам третьей группы.

Если на первом выходе шифратора 5 появляется сигнал, поступающий на блок 3 и указывающий на то, что данный массив корректируется, то блок 3 про;пускает на выход информацию, посту8 8 вестные схемы, не требующие специальных разработок.

Формула изобретения

Устройство для коррекции информации в блоках постоянной памяти, содержащее первый блок памяти, первый вход которого соединен с шиной ввода информации, второй и третий входы первого блока памяти подключены соответственно к первбй адресной шине и шине управления, коммутатор, один из входов которого соединен со второй адресной шиной, другой вход коммутатора подсоединен к выходу второго блока памяти, один из входов которого соединен с третьей адресной шиной, цругой вход второго блока памяти подключен к шине управления и к первому выходу устройства, блок элементов

И-ИЛИ-НЕ, первый вход которого соединен с выходом первого блока памяти, второй вход блока элементов И-ИЛИ-НЕ подключен к информационной шине, а выход — ко второму выходу устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены шифратор и сумматор, выход которого подключен к четвертому входу первого блока памяти, входы сумматора подсоединены соответственно к первому выходу шифратора и первому выходу коммутатора, второй выход шифратора соединен .с третьим входом блока элементов И-ИЛИ-НЕ, первый вход шифратора подключен ко второму выходу коммутатора, а второй вход шифратора соединен с четвертой адресной шиной.

Источники информации, принятые во внимание прн экспертизе

1. Автоматика и телемеханика. !974, вып. 7, с. 155-169.

2 ° Авторское свидетельство СССР по заявке 1! - 2640020, кл. G 1! С 29/00, 20.07.?8 (прототип).

Таблица 2

15 гс

2К

1К

1К. 8

0,5К

2К г5

Вариант построения, приведенный во 2-ой строке (описания), предпочтительнее варианта 3-ей строки, так как обычно корректируется подряд

1-2 числа, либо несколько десятков команд.

Таким образом, введение шифратора и сумматора позволяет упростить устройство для коррекции информации пу 35 тем сокращения объема блоков памяти.

Технико-экономическое преимущество предлагаемого устройства заключается в том, что в приведенном примере в два раза уменьшен объем блоков памяти

40 по сравнению с известным. Введенные блоки шифратора и сумматора малы по объему и не усложняют значительно устройство. За счет этого значительно упрощается устройство для коррекции информации в блоке памяти и сниф жается его стоимость, габаритные размеры устройства уменьшаются примерно в 2 раза, при этом используются из7 84930 пающую с блока 1 памяти, в противном случае на выход устройства проходит информация, поступающая с блока 7 памяти по информационной шине 14 устройства.

В табл. 2 приведены сравнительные характеристики устройств для коррекции информации объемом в 64К 36 разрядных слов. В первой строке приведены данные характеризующие известное уст- 1О ройство, во второй и третьей строкахварианты построения с использованием предлагаемого изобретения.