Устройство для приема сообщений всистемах передачи информации c реша-ющей обратной связью

Устройство для приема сообщений всистемах передачи информации c реша-ющей обратной связью

Иллюстрации

Показать все

Реферат

 

Союз Советски к

Социалистичесиик

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 849517 (6l ) Дополнительное к авт. свил-ву(22)Заявлено 28,02.79 (21) 2733494/18-09 с присоединением заявки ¹(23) Приоритет—

Э (51)M. Кл.

Н 04 L 1/16

Гееударстееииый кемитет

СССР пв делам изебретеиий и еткрытий

Опубликовано 23.07 ° 81 ° Бюллетень ¹ 27 (53) УДК 621. 394. .14 (088.8,) Дата опубликования описания

Ф.А. Хараев, В.Ф. Лещенко, Л.К. Биглов, И.И. Бриденко и A..В.Бормйсов, ..

t (":.. -...,. ((l

l ( ((Ю I

1 1 (72) Авторы изобретения (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ .ПРИЕМА СООБЩЕНИЙ В СИСТЕМАХ

ПЕРЕДАЧИ ИНФОРМАЦИИ С РЕШАЮЩЕЙ ОБРАТНОЙ

СВЯЗЬЮ

Изобретение относится к аппаратуре передачи дискретной информации, ис-. пользующей решающую обратную связь и может быть использовано в системах передачи данных, работающих в каналах

5 связи низкого качества.

Известно устройство для приема сообщений в системах передачи информации с решающей обратной связью, со1О держащее декодер, выход которого под- ключен к первым входам трех элементов

И, ко второму входу каждого из них подключен выход соответствующего блока памяти, а выходы элементов И под- . ключены к соответствующим входам элемента блокировки, а также дешифратор нуля, ключ и последовательно соединен- ные блок вычитания, дешифратор порога ( и блок управления переспросом.

Недостаток устройства — низкая скорость передачи информации.

Пель изобретения — повышение скорости приема сообщений.

Для этого в устройство для приема сообщений в системах передачи информации с. решающей обратной связью, содержащее декодер, выход которого подключен к первым вхбдам трех элементов

И, ко второму входу каждого из них подключен выход соответствующего блока. памяти, а выходы элементов И подключены к соответствующим входам элемента блокировки, а также дешифратор нуля, ключ и последовательно. соединенные блок вычитания, дешифратор порога и блок управления переспросом, введены три сумматора, блок оценки достоверности, коммутатор, блок сравнения и блок перезаписи, при этом дополнительный выход декодера через блок оценки достоверности подключен к первым входам трех суютаторов, информационные выходы которых и блок памяти подклю- чены к соответствующим входам коммутатора, выходы которого подключены соответственно ко входам записи сумматоров и блоков памяти, ко входам

3 8495 блока сравнения и к первому входу блока перезаписи, ко второму входу кото- . рого подключен выход блока сравнения, а выход блока перезаписи подключен к соответствующему входу коммутатора, выход каждого элемента И подключен к разрешающему входу соответствующего сумматора, выход элемента блокировки подключен к запускающему входу третьего сумматора, информационный выход 10 которого подключен ко входу дешифраФора нуля, выход которого соединен со входом разрешения записи третьего блока памяти, ко входу записи которого подключен выход декодера, другой выход 15 дешифратора порога подключен к управляющему входу ключа, к информационному входу которого подключен соответствующий выход первого блока памяти, выходы первого и второго сумматоров 20 подключены ко входам блока вычитания

На чертеже приведена структурная электрическая схема предлагаемого устройства. 25

Устройство для приема сообщений в системах передачи информации с решающей обратной связью содержит декодер

1, дешифратор 2 нуля-, элемент 3 блокировки, ключ 4, три блока 5, 5>, 5, зО памяти, дешифратор 6 порога, блок 7 вычитания, блок 8 управления переспросом, три элемента И 9 — 9, три сумматора 10 — 10, блок 11 оценки достоверности, коммутатор 12, блок 13 з5 перезаписи и блок 14 сравнения.

Устройство работает следующим образом.

Перед началом приема очередной кодовой комбинации сумматоры )О и блоки 5 памяти приводятся в исходное (нулевое) состояние. Комбинации двоичного кода поступают в декодер 1, в котором определяется синдром ошибки.

На основании синдрома ошибки декодер

1 либо исправляет ошибки и фиксирует число исп15авленных ошибок, либо принимает решение о невозможности декодирования (только обнаружение ошибки).

В блоке 11 оценки достоверности (блок 5О определения оценки достоверности может быть выполнен, например, в виде шифратора, преобразующего код числа ошибок в код, соответствующий целой части логарифма величины, обратной вероятности трансформации кодовой комбинации при данном числе исправленных ошибок) по числу исправленных

17 4 ошибок определяется достоверность принятой кодовой комбинации. Затем содержимое. декодера 1 сравнивается с содержимым всех блоков 5 памяти.

В случае совпадения с содержимым одного из блоков 5 памяти элемент И 9 .3 в соответствующий сумматор 10 выдает разрешающий сигнал, по которому производится добавление достоверности принятой комбинации к достоверности, записанной в сумматоре 10 . В случае несовпадения содержимого декодера 1 ни с одной из кодовых комбинаций, записанных в блоках 5„ - 5 памяти, с элемента 3 блокировки (ИЛИ-НЕ) в третий сумматор 10 выдается сигнал, по которому из достоверности, записанной в сумматоре 10, вычитается достоверность, записанная в блоке 11 оценки достоверности. Если в процессе вычитания достигается нулевое значение достоверности, то оно фиксируется дешифратором 2 нуля, который выдает в третий блок 5 памяти сигнал разрешения записи кодовой комбинации из декодера 1. Накопление достоверности после этого продолжается в положительном направлении.

После приема каждой кодовой комбинации с помощью коммутатора 12, блока

14 сравнения и блока 13 перезаписи производится ранжирование кодовых комбинаций, записанных в блоках 5„ — 5 памяти, по их достоверности. Наиболее i вероятная кодовая комбинация и соответствующая ей достоверность записывается в первый блок 5 памяти и в первый сумматор,10 . Наименее вероят1 ная кодовая комбинация записывается в третий сумматор 10 . Алгоритм ранжирования может быть, например, следующим. Достоверности, записанные в смежных сумматорах, сравниваются. Если в сумматоре с большим номером записана большая достоверность, то достоверности, хранящиеся в этих смежных сумматорах, и соответствующие им кодовые комбинации меняют местами. Затем переходят к следующей паре сумматоров.

После просмотра последней смежной пары цикл повторяют. После (n — 1) циклов кодовые комбинации оказываются ранжированными (для ранжирования трех кодовых комбинаций достаточно 4-х сравне-, ний). После проведения ранжирования в блоке 7 из содержимого первого сумматора 10„ выч 1тается содержимое второго сумматора 10.ъ. Результат сравни5 8495 вается с порогом в дешифраторе 6 порога. При достижении разницей достоверностей порогового значения дешифратор 6 порога выдает на ключ 4 сигнал разрешения считывания. В случае недостижения на блок 8 управления переспросом выдается сигнал, по которому формируется сигнал переспроса. Выигрыш в скорости зависит от типа кода, качества канала связи и от количества 10 двоичных символов в кодовом слове.

С ухудшением качества дискретного канала связи (увеличением вероятности ошибки в одном символе), с увеличением длины кодового слова, с увеличением 15 кодового расстояния и с повышением требований к достоверности эффективность предлагаемого устройства (в смысле повышения скорости передачи сообщений) по сравнению с известным 2р возрастает. формула изобретения

Устройство для приема сообщений в системах передачи информации с решаю- 25 щей обратной связью, содержащее декодер, выход которого подключен к первым входам трех элементов И, ко второму входу каждого из них подключен выход соответствующего блока памяти, а вы- 30 ходы элементов И подключены к соответствующим входам элемента блокировки, а также дешифратор нуля, ключ и последовательно соединенные блок вычитания, дешифратор порога и блок управле-3s ния переспросом, о т л и ч а ю щ е е— с я тем, что, с целью повышения скорости приема сообщений, введены три сум.17 6 матора, блок оценки достоверности, коммутатор, блок сравнения и блок перезаписи, при этом дополнительный выход декодера через блок оценки достоверности подключен к первым входам трех сумматоров, информационные выходы которых и блоков памяти подклю- чены к соответствующим входам коммутатора, выходы которого подключены со..ответственно ко входам записи сумматоров и блоков памяти, ко входам блока сравнения и к -первому входу блока перезаписи, ко второму входу которого подключен выход блока сравнения, а выход блока перезаписи подключен к соответствующему входу коммутатора, выход каждого элемента И подключен к разрешающему входу соответствующего сумматора, выход элемента блокировки подключен к запускающему входу третьего сумматора, информационный выход которого полключен ко входу дешифратора нуля, выход которого соединен со входом разрешения записи третьего блока памяти, ко входу записи которого подключен выход декодера, другой выход дешифратора порога подключен к управляющему входу ключа, к информационному входу которого подключен соответствующий выход первого блока памяти, выходы первого и второго сумматоров подключены ко входам блока вычитания.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

У 681563, кл. Н 04 L 1/16, 1978 (прототип). °

Составитель Е.Смирнова

Редактор М.Ликович Техред М.Рейвес Корректор С.Корниенко

Заказ 61.19 78 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4