Демодулятор дискретных сигналовс фазоразностной модуляцией

Демодулятор дискретных сигналовс фазоразностной модуляцией

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е (((>8538)8

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву и 502518 (22) Заявлено 16.11.79 (21) 2861289/18-09 с присоединением заявки М (28) Приоритет (5l)M; Кл.

Н 04 1 27/22

9кударстаенныб квинтет

СССР

lе аелам язебратений к открытей

Опубликовано 07.08.81 Бюллетень М 29

Дата опубликования описания 07.08.31 (53) УД К 621.376..4 (088.8) (72) Авторы изобретения

В. П. Репкин н Ю. Ф. Пелегов (7l) Заявитель (54) ДЕМОДУЛЯТОР ДИСКРЕТНЫХ СИГНАЛОВ С ФАЗОРАЗНОСТНОЙ

МОДУЛЯЦИЕЙ

Изобретение относится к технике связи, может использоваться в системах передачи дискретной информации и является усовершенствованием известного изобретения, описанного в авт. св. М 502518.

По основному авт. св. и 502518 известен демодулятор дискретных сигналов с фазоразностной модуляцией, содержащий входные ключевые перемножители, соединенные с соответствующими интеграторами-сумматорами и подключенные управляющими входами к выходам компараторов, на сигнальные входы которых поданы сигналы, задержанные на одну посылку, а управляющие входы подключены к выходу генератора линейно изменяющегося напряжения, и сумматоры аналоговых величин, входы которых подключены к выходам соответствующих интеграторов-сумматоров, а выходы — к решающему блоку, содержащий также блок вычисления модулей входных сигналов, соединенный с дополнительным сумматором, выход .которого подключен к генератору линейно изменяющегося напряжения 1Ц.

Однако известный демодулятор дискретных сигналов имеет низкую помехоустойчивость.

Цель изобретения — повышение помехоустойчивости.

Для этого в известный демодулятор дискрет. ных сигналов с фазораэностной модуляцией, содержащий входные ключевые перемножители, соединенные с соответствующими интеграторами-сумматорами и подключенные управляющими входами к выходам компараторов, на сигнальные входы которых поданы сигналы, задержанные на одну посылку, а управляющие входы подключены к выходу генератора линейно изменяющегося напряжения, и сумматоры аналоговых величин, входы которых подключены к выходам соответствующих интеграторов-сумматоров, а выходы — к решающему блоку, содержащий также блок вычисления модулей входных сигналов, соединенный с дополнительным сумматором, выход которого подключен к генератору линейно изменяющегося напряжения, введены llopol oBbIe детекторы, аналоговые ключи и вычитающий блок, выход которого подключен к первым входам

853818

Демодулятор дискретных сигналов с фазоразностной модуляцией содержит входные ключевые перемиожители 1 — 4, 1 — 4, интеграторы-сумматоры 5, 6, 5, 6, компараторы

7, 8, 7, 8, генератор 9 линейно изменяюшегося напряжения, сумматоры аналоговых величин 10, 11, решающий блок 12, блоки вычисления модулей входных сигналов 13, 14, 13, 14, дополнительные сумматоры 15, 15, вычитаюший блок 16, пороговые детекторы

17, 18, аналоговые ключи 19, 20, 19, 20 .

Демодулятор дискретных сигналов с фазоразностной модуляцией работает следующим образом.

20

Если уровни сигналов в обеих ветвях разнесения примерно одинаковы, то сигналы иэ канальных фильтров приемника, содержашие синфаэные и квадратурные составлявшие и-ой посылки, передаются на входные ключевые перемножители 1 — 4 и 1 — 4, и синфазные и квадратурные составляюшие и 1-вой посылки — на компараторы 7, 8 и 7, 8, которые сравнивают входные сигналы с линейно-изменяющимся напряжением генератора

9 и формируют временные интервалы, в течение которых входные сигналы подаются на интеграторы-сумматоры 5,6 и 5, 6 соответственно. Напряжения с выходов интеграторовсумматоров через замкнутые аналоговые ключи 19, 20 и 19, 20 поступают на входы сумматоров аналоговых величин 10, 11, которые управляют работой решающего блока 12.

Генератор 9 формирует линейно изменяюшееся напряжение, скорость изменения которого прямо пропорциональна сумме модуль.

HbIx величин синфазной и квадратурной со ставляюших принимаемого сигнала по обеим ветвям разнесения, которая получается иа выходах дополнительных сумматоров 15, 15 .

Модульные величины входных сигналов формируются в блоках 13, 14 и 13, 14 путем умножения аналоговой величины на ее знак. Таким образом, входные сигналы подаются на интеграторы-сумматоры5, 6 и 5, 6 в течение

30 пороговых детекторов, выходы которых соединены с управляюшими входами соответствующих аналоговых ключей, сигнальные входы и выходы которых соединены соответственно с выходами интеграторов-сумматоров и входами сумматоров аналоговых величин, При этом выходы дополнительных сумматоров подключены к входам вычитаюшего блока, а вторые входы пороговых детекторов являются управляюшими входами. !0

На чертеже изображена структурная электрическая схема предложенного демодулятора. времени, прямо пропорционального значениям !

1-1 !!-! !1-1

Х М,1,Y», где! !, — синфазная составляющая n-s -вой посылки первой ветви разнесения; — квадратурная составляющая !!- -ной посылки первой ветви разнесения;

Х „. — сиифазная составляюшая и-" -вой посылки второй ветви разнесения;

Y „»„— квадратурная составляющая г!-а вой посылки второй ветви разнесения, и обратно пропорционально сумме модулей величины напряжения, поступаюших на вход генератора линейно изменяющегося напряжения 9.

При изменении уровней сигналов в ветвях разнесения, например при замираниях, вычитаюший блок 16 через пороговые детекторы

17, 18 управляет аналоговыми ключами 19, 20 и 19, 20 таким образом, что, если напряжение на выходе вычитающего блока 16 положительно и по абсолютной величине больше порогового напряжения, размыкаются аналоговые ключи 19, 20, и сигнал первой ветви разнесения не проходит на сумматоры аналоговых величин 10, 11. Если же напряжение иа выходе вычитаюшего блока 16 отрицательно и по абсолютной величине больше порогового напряжения, размыкаются аналоговые ключи 19, 20, и сигнал второй ветви разнесения не проходит на сумматоры аналоговых величин 10 и 11. Таким образом автоматически отключается та ветвь разнесения, уровень сигнала в которой оказывается ниже порогового, и имеюшиеся в этой ветви помехи не влияют на работу решаюшего блока 12.

Пороговое напряжение выбирается таким образом, что управляющий сигнал проходит через пороговые детекторы 17, 18 на аналоговые ключи 19, 20 и 19, 20 с выхода вычитающего блока 16 лишь при увеличении разности напряжений, поступаюших на входы блока 16 с выходов сумматоров 15 и 15, приблизительно в десять раэ. Если же разность между этими напряжениями меньше, управляющий сигнал с вычитаюшего блока

16 на аналоговые ключи не проходит, и данный демодулятор работает как известный.

Технико- зкономический эффект, создаваемый данным устройством, состоит в снижении требуемого зашитного отношения сигнал/ помеха при сохранении заданной достоверности, что позволяет использовать передатчики меньшей мощности, Формула изобретения

Демодулятор дискретных сигналов с фазо- i раэиостной модуляцией по авт. св, Х 502518, 853818 величин, при этом выходы дополнительных сумматоров подключены к входам вычитающего блока, а вторые входы пороговых де1текторов являются управляющими.

5 чо b f е Ъ

ВНИИПИ Заказ 5691/34 Тираж 698 Подписное

Филиал "Патент", г. Ужгород, ул. Проектная, 4 отличающийся тем, что, с, целью повышения помехоустойчивости, введены пороговые детекторы, аналоговые ключи и вычитающий блок, выход которого подключен к первым входам пороговых детекторов, Bblxogbl которых соединены с управляющими входами соответствующих аналоговых ключей, сигнальные входы и выходы которых соеди-! иены соответственно с выходами интеграторовсумматоров и входами сумматоров аналоговых 10

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР И 502518, кл. Н 04 L 27/18, кл. Н 04 L 27/22, !974 (прототип) .