Устройство передачи цифровыхсигналов

Устройство передачи цифровыхсигналов

Иллюстрации

Показать все

Реферат

 

Союз Советскии

Социалистических

Реснублнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, сеид-ву— (22) Заявлено 030180 (21) 2863260/18-09 (51) М с присоединением заявки HP—

H 04 Q 11/04

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет

Опубликовано 070881. Бюллетень М 29 (5З) УДК 621. 395. .44:621.37

088.8

Дата опубликования описания 070881

{72) Авторы изобретения

Ю. Ф. Щербаков и В. В. Парменов (7 1 ) Заявитель (54) УСТРОЙСТВО ПЕРЕДАЧИ ЦИФРОВЫХ СИГНАЛОВ

Изобретение относится к избирательным устройствам для многократных систем и может использоваться для передачи цифровых потоков от одних станци- а онных устройств к другим.

Известно устройство передачи цифровых сигналов, состоящее иэ и модулей коммутации, каждый иэ которых содержит входной буферный накопитель и основной дешифратор, выход которого подключен ко входу выходного буферного накопителя (13 .

Однако это устройство обладает ограниченной пропускной способностью.

Целью изобретения является повышение пропускной способности.

Для этого в устройстве передачи цифровых сигналов, состоящем иэ модулей коммутации, каждый иэ которых содержит входной буферный накопитель и основной дешифратор, выход которого подключен ко входу выходного буферного накопителя,- в каждый модуль коммутации введены дополнительный дешифратор и н блоков переменной задержки, выходы которых подключены к входам основного дешифратора, при этом выход входного буферного накопителя подключен к входу дополнительного дешифратора, выходы которого подключены ко входам блоков переменной задержки соответствующих модулей коммутации.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство передачи цифровых сигналов состоит из и модулей коммутации 1 (1 = 1, ... 1=n), каждый из которых содержит входной буферный накопитель в (2=1, ... 2=и), дополнительный дешифратор 3 (3=1, ... 3= ), п блоков переменной задержки 4 (4=1) =

=1, ... (4=1) =2 ... (4=1) = n... (4=и) =и, основной дешифратор 5 (5=1 ... 5=>) и выходной буферный накопитель 6(6=1 ...6n)= . Число модулей коммутации определяется емкостью коммутационной системы.

Предложенное устройство работает следующим образом

Цифровой поток, поступающий от входного буферного накопителя 2 на дополнительный дешифратор 3, состоит из последовательностей, каждая иэ которых содержит пт кодовых слов. Каждое кодовое слово содержит биты (импульсы) определенного канала передачи. Необходимая емкость коммутационной системы обеспечивается набором

853823 соответствующего числа модулей коммутации.

Предложенное устройство имеет структуру "время-пространство-пространство-время". При такой структуре модуль коммутации может быть образован входным буферным накопителем 2, дополнительным дешифратором 3, основ ным дешифратором 5 и выходным буферным накопителем 6. В этом случае длина связи между дешифраторами в пределах одного модуля коммутации равна длине связи между дешифраторами всех остальных модулей, т.е. длина этой связи не меняется от модуля к модулю.

Однако длина связей между дополнительным дешифратором какого-либо од- 15 ного модуля и дешифратором любого другого модуля будет различной для разных пар модулей коммутации.

Биты каждого канала любого модуля .коммутации при их поступлении на дру- ;щ гой модуль коммутации претерпевают задержку, определяемую длиной межмодульных связей. Таким образом, для каждого канала должен быть предусмотрен временной интервал для компенсации сдвигов фазы, набегаемых при передаче битов каждого канала от модуля к модулю.

Цифровая последовательность, содержащая импульсы всех каналов передачи, может распостраняться в пределах одного модуля, или поступать с одного модуля на другой, т.е. последовательность бит всех каналов претерпевает ту или иную задержку,в зависимости от длины связей между звенья- 35 ми пространственной коммутации. При этом для компенсации фазовых сдвигов требуется только один временной интервал на каждую цифровую последовательность, поступающую от одного мо- 4р дуля к другому. В этом случае общая длина цифровой последовательности между звеньями пространственной коммутации определяется количеством каналов в системе передачи, числом бит в канале и наличием в конце последовательности временного интервала для компенсации сдвигов фазы.

Таким образом, число временных интервалов для компенсации сдвигов в последовательности (при m каналах в обоих случаях) в предложенном устройстве в ю раз меньше, чем в известном.

При том же числе каналов в системе передачи длина цифровой последовательности в предложенном устройстве меньше, чем в известном, следовательно, пропускная способность его выше.

Для компенсации фазовых сдвигов между звеньями пространственной коммутации устанавливают блоки переменной задержки 4. Требуемая величина задержки может быть установлена при монтаже и регулировке аппаратуры, и в дальнейшем при последующей эксплуатации регулировка не требуется.

Таким образом, предложенное устройство передачи цифровых сигналов имеет более высокую, чем известное, пропускную способность.

Формула изобретения

Устройство передачи цифровых сигналов, состоящее из н модулей комму тации, каждый из которых содержит. входной .буферный накопитель и основ.ной дешифратор, выход которого подключен ко входу выходного буферного накопителя, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности, в каждый иэ модулей коммутации введены дополнительный дешифратор ип блоков переменной задержки, выходы которых подключены к входам основного дешифратора, при этом выход входного буферного накопителя подключен к входу дополнительного дешифратора, выходы которого подключены ко входам блока переменной задержки соответствующих модулей коммутации.

Источники информации, принятые во внимание при экспертизе

1. Патент СССР по заявке

9 2343153/18-09, кл.Н 04 G 11/04, 1976 (гпэототип) 853823

Составитель Г.Челей

Техред T. Маточка KoppeKTopÞ,Макаренко

Редактор Б.Федотов

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4

Заказ 5698/34 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5