Блок для защиты стабилизированного источника питания постоянного напряжения

Блок для защиты стабилизированного источника питания постоянного напряжения

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт.".вид-ву 9 651328 (22) Заявлено 0305.79 (21) 2762054/24-07 (5 }Ah. КЛ. ф

Н 02 Н 7/12

С 05 F 1/58 с присоединением заявки Ио— (23) Приоритет

Гоеударственный комнтет

СССР во делам нзобретеннй н открытий

Опубликовано 150881. Бюллетень Йо 30

Дата опубликования описания 1 5 08.81 (53} УДЫ 621. 316. . 722. 1 (088. 8) (72) Авторы изобретения

Ф

««»

i:

А.И.Гудименко, B.Ê.Kîïûë к B.Н.Скачко (71) Заявитель (54) БЛОК ДЛЯ ЗАйКТЫ СТАБИЛИЗИРОВАННОГО

ИСТОЧНИКА ПИТАНИЯ ПОСТОЯННОГО

НАПРЯЖЕНИЯ

Изобретение относится к технике электропитания радиоэлектронной аппаратуры, н частности к устройствам защиты стабилизаторов постоянного напряжения.

По основному ант ° сн. Р 651328 известен блок для защиты стабилизированного источника питания постоянного напряжения, содержащий канал по максимальному пределу контролируемого напряжения, состоящий из сравнивающего транзистора, база которого связана с выводом, подключаемым к выходу стабилизированного источника питания, второго и третьего транзисторов, соединенных последовательно между собой и со сравнивающим транзистором, канал по минимальному пределу контролируемого напряжения с реле задержки, источник опорного напряжения с резистинным делителем, соединенным с переходом змиттер— база сраннинающего транзистора, ныходной каскад, обеспечивающий ныклз& чение стабилиэиронанного источника питания, и источник собственного питания, база сравнивающего транзис" тора непосредственно соединена с еынодом, подключаемым к выходу стабилизированного источника питания, коллектор третьего транзистора укаэан— ного канала соединен с выходом источника опорного напряжения, змиттер сравнивающего транзистора соединен с цепью эмиттера первого дополнительно введенного транзистора, включенйого по схеме эмкттерного понторктеия, к змкттеру которого подключен дополнительно введенный реэксткнный делитель, а к цепи базы — выход реэистинного делителя опорного напряжения, причем тип пронодкмости сраннинающего и третьего транэксторон указанного канала протиноположек типу проводимости второго транзистора этого канала, а между базами сраннинающего транзистора и первого .дополнительно введенного транзистора включен н проводящем направлении диод, указанный канал минимального предела ныполнен íà нтором и третьем дополнительно введенных транзисторах разного типа проводимости, эмиттер одного из которых череэ реле задержки подключен к базе сравнивающего транзистора, базовая цепь — K ныходу укаэанного дополнительно введенного реэистинного делителя к к цепи коллектора другого транзистора, а коллектор сняэан с базовой цепью второго транзистора, при этом коллекторы сравнивающего и третьего дополнительного транзистора через дополнительно введенную схему ИЛИ на двух диодах cíязаны с входами ныхоцного каскада, выполненного на транзисторе„ включенном по схеме эмиттерного повторителя, н цепь змиттера которого последовательно нкжочены светодиод оптрона и резистор. панчем фотоприемник оптрона соединен с ныходом выходного каскада (1) .

Недостатком известного устройства является отсутствие быстродействующего демпфирования контролируемого

Источника питания постоянного напряжения при возникновении в нем неисправности, приводящей х превышению его выходного напряжения.

Цель изобретения — расширение функциональных возможностей путем обеспечения быстродействующего демпфирования контролируемого источника питания постоянного напряжения при зозникнонении в нем неисправности, приводящей к превышению его ныхоцного напряжения.

Поставленная цель достигается тем, что в блок для защиты стабилизированного источника питания постоянного напряжения введен узел демпфирования„ состоящий иэ цепочки последовательно включенных резистора и фотоприемника оптрона, противоположные выводы которой годключены параллельно выводам, подключаемым к выхоцу

=табилизиронанного источника питания, а светодиод огтрона включен последовательно между коллектором третьего гранзистора канала максимального предела и выходом источника опорного напряжения, кроме того н узел. демпфирования введены дна резистора и транзистор, причем резистор упомянутой цепочки узла демпфирования подключен к одному из выводов для подключения к стабилизированному источнику питания через переход база змитrep транзистора, коллектср которого через первый ре èñòîð псдключен к другому выводу для подключения к стабилизированному источнику питания, а параллельно переходу база — эмиттер транзистора включен второй ðåэистор.

На фиг. 1 представлена схема блока для защиты стабилизированного источника питания постоянного напряжения; на фиг. 2 — развитие демпфирующего устройства этого блока для повышения степени демпфирования.

Блок содержит канал 1 по максимальному пределу, состоящий иэ сран— нинающего транзистора 2, база кото.рого непосредственно соединена с выводом, подкточаемым к выходу стабилизированного источника питания, второго и третьего транзисторов 3 и 4, соединенных последовательно через резистор 5 между собой и через резистор б с коллектором транзистора 2. Источник 7 опорного напряжения образован последовательно соединенными резистором 8 и стабилитроном 9.

Змиттер сравнивающего транзистора 2 соединен с змиттером транзистора 10, ЪключенногG по схеме эмиттерного повторителя, к змиттеру которого подключен реэистивный делитель 11, составленный иэ резисторов 12 — 14,а к цепи базы - выход резистинного делителя 15 опорного напряжения,образованного резисторами 1б — 18, подключен выход ис .очника 7 опорного напряжения. Между базами сравнивающего транзистора 2 и транзистора 10 включен диод 19, Канал 20 по минимальному пределу содержит реле 21 задержки и транзисторы 22 и 23. Эмиттер транзистора 22 через реле 21 задержки подключ.ен к базе -сравнивающего транзистора 2, а база транзистора 22 через резисторы 24 и 25 соединена соответстненно с выходом резистинного делителя 11 и коллектором транзистора 23. Коллектор транзистора 22 через резистор 26 соединен с базой транзистора 23. Коллекторы транзисторов 2 и 22 через схему

27 ИЛИ, собранную на дисках 28 и 29, подключены ко входу выходного каскада 30, выполненного на транзисторе

31, включенном го схеме эмиттерного понторителя, в,епь эмиттера которого последовательно включены светодиод оптрона 32 и резистор 33, причем фотоприемник (фототиристор) оптрона соединен с выходом выходного каскада 30. Диод 29 схемы 27 ИЛИ подключен к транзистору 22 канала минимального предела через резистор

34.- Коллекторы транзисторов 2 и 22 через резисторы нагрузки 35 и 36 подключены к источнику 37 собственного питания. Резистором нагрузки схемы 27 ИЛИ является резистор 38.

Оба эмиттера транзисторов 3 и 23 и эмиттер транзистора 4 соединены с выходными цепями источника 37 соответственно чере= "диоды 39 и 40.

Между базой транзистора 4 и выводом диода 40, противоположным тому, котарый соединен с эмиттером транзистора 4, включен резистор 41.

Фототиристор оптрона 32 выходного каскада 30 соединен с точками контролируемого стабилизированного источника 42 питания постоянного напряжения, подключение к которым позволяет прекратить его работу при срабатывании фототиристора. Выход источника 42 питания подключен к объекту питания, к каналам максимального 1 и минимального 20 пределов блока защиты и к узлу 43 деМпфирования, н котором он подключен параллельно цепочке, состоящей из последователь-, на соединенных между собой фототи855843

Формула изобретения

1. Блок для зашиты стабилизированного источника питания постоянного напряжения по авт. св,, 651328,, отличающийся тем, что, с целью расширения его функциональных возможностей путем обеспечения быстродействуюцего демпфирования контролируемого источника питания постоянного напряжения при возникновении в нем неисправности, приводяшей к превышению его выходного напряжения, в него введен узел демпфирования, состояций из цепочки последовательно включенных резистора и фотоприемника оптрона, противоположные выводы которой подключены параллельно выводам, подключаемым к выходу стабилизированного источника питания, а светодиод оптрона включен последовательно между коллектором третьего транзистора канала максимального предела и выходом источника опорного напряжения.

2. Блок по и. l, о т л и ч а юшийся тем, что, с целью повыристора оптрона 44 и резистора 45.

Коллектор транзистора 4 соединен с выходом источника 7 опорного напряжения через светодиод оптрона 44.

В варианте для защиты стабилизированного источника питания постоянного напряжения с повышенной степенью демпфирования (фиг. 2) резистор 45 подключен к одному иэ выводов для подключения к контролируемому стабилизированному источнику 42 питания через переход база — змиттер транзистора 46, а коллектор этого транзистора через резистор 47 подключен к другому выводу для подключения к источнику 42 питания, при этом параллельно переходу база — эмиттер транзистора 46 включен резистор 48.

В спокойном состоянии закрыты все транзисторы каналов максимального и минимального пределов, работает только транзистор 10 эмиттерного повтори- 20 теля опорного напряжения, а в случае отклонения выходного напряжения контролируемого источника 42 питания за заданные пределы происходит лавинообразный процесс опрокидывания схемы одного из каналов блока зашиты, в результате чего срабатывает фототиристор оптрона 32 и источник 42 питания выключается.

Коллекторный ток третьего транзис- 0 тора канала минимального предела (транзистор 4) при срабатывании этого канала проходит через светодиод оптронного тиристора 44. Однако это ничего не меняет в динамике развития лавинообразного процесса в схеме канала максимального предела, так как сопротивление светодиода в направлении прямой проводимости невелико и падение напряжения на выходе делителя,образованного резистором 8 (верхнее плечо делителя) и эквивалентным резистором, составленным внутренними сопротивлениями светодиода оптрона

44, открытым транзистором 4 и диодом

40 (нижнее плечо), в любом случае оказывается меньше, чем напряжение стабилизации стабилитрона 9, что и создает условия для прекращения тока через стабилитрон, уменьшения эа счет этого опорнбго напряжения $0 и опрокидывания таким образом схемы канала максимального предела. В ходе этого процесса срабатывает не только фототиристор оптрона 32, но и фототиристор оптрона 44 в узле 43 демпфи- 55 рования, через который возникает цепь тока с выхода источника 42 питания на резистор 45, в результате чего источник 42 подгружается и всплеск его выходного напряжения уменьшается.

Остаточная величина всплеска тем меньше, чем меньше величина резистора 45. Однако при ее уменьшении ток фототиристора оптрона 44 может превысить допустимую для него величину 65 и поэтому дальнейшее уменьшение всплеска становится невозможным, Если источник 42 питания мощный, а величина всплеска era выходного напряжения должна быть небольшой, требуется повышение степени демпфирования выхода источника, что достигается введением в схему узла 43 демпфирования (см. фиг. 2) транэис- тора 46 и резисторов 47, 48. Теперь через фототиристор оптрона 44 и резистор 45 протекает только ток базы транзистора 47 (ток резистора 48 будет пренебрежительно мал, так как он шунтирован переходом база — эмиттер транзистора 46), а основная цепь демпфирования источника 42 создается через переход эмиттер — коллектор транзистора 46 и резистор 47.

Ток этой цепи может быть значительным и степень демпфирования в этом случае может быть повышена без каких-либо серьезных ограничений. предложенное усовершенствование блока для зашиты стабилизированного источника питания постоянного напряжения расширяет era функциональные возможности за счет обеспечения демпфирования выхода контролируемого источника в момент возникновения в нем неисправности, приводящей к повышению его выходного напряжения, и уменьшения таким образом всплеска этого напряжения. В результате повышается качество питающего напряжения для обьекта питания, так как создается возможность предотврашения перенапряжения на нем в момент отказа источника питания.

ВНИИПИ Заказ 695á/78 Тираж б 75 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 шЕния степени демпфирования стабилизированного источника питания, в узел демпфирования введены два резистора и транзистор, причем резистор упомянутой цепочки узла демпфирования подключен к одному из выводов для додключения к стабилиэиро5 ванному источнику питания через переход база - эмиттер транзистора, коллектор которого через первый резистор

А .* подклочен к другому выводу для подключения к стабилизированному источнику питания, а параллельно переходу база — змиттер транзистора вклвчен второй резистор.

Источники информации, принятые во внимание при экспертизе

Авторское свидетельство СССР

Р 651328, кл. G 05 F 1/58, 1974.