Устройство для диагностики группы типовых элементов замены

Устройство для диагностики группы типовых элементов замены

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВЫ ЕТВЛЬСТВУ

Союз Соавтскик

Социаии ическик

Республик

857996 (61) Дополнительное к авт. свид-ву (53)М. Клз (22) Заявлено 22,07.77 (21) 2510366 f18-24 с присоединением заявки Йо (23) Приоритет

Опубликовано 23.0881. бюллетень Но 31

Дата, опубликования описания 230881

G 06 F 11/00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 3 (088.8) (72) Авторы изобретения

Л.И. Лушпин и В.Н. Пахунов

4, I (7! ) Заявитель (54} УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИ ГРУППЫ ТИПОВЫХ

ЭЛЕИЕНТОВ ЗАМЕНЫ

Изобретение относится к вычислительной технике, а именно к устройствам для контроля и диагностики вычислительных устройств.

Известно устройство .цля контроля . вычислительной системы, содержащей устройство управления и.процессор, соединенный с ним, в котором для контроля правильности работы приме-. нены узлы выработки контрольных символов, входы которых соединены с выходами функциональных узлов, а выходы — с первыми входами схем сравнения, на другие входы которых поступает заранее вычисленный контрольный символ

В известном устройстве при возникновении отказа анализ выходов схемы сравнения позволяет выявить отказавший функциональный узел. Этот узел обычно размещается в нескольких конструктивных блоках — типовых элементах замены (ТЭЗ), один иэ которых следует заменить для восстановления работоспособности системы (1)..

Недостатком известного устройства является то, что на основании сигналоь схемы контроля невозможно, как правило, установить, какой из конструктивных блоков неисправен и нуждается в замене.

Наиболее близким техническим решением к предлагаемому изобретению является устройство для контроля вычислительной системы, содержащий устройство управления, соединенное, с первыми входами и выходами процессоров и генератором чисел, соединенным с вторыми входами процессоров, каждый из которых содержит и ТЭЗ и несколько узлов поразрядного сравнения, причем первая группа входов и выходов каждого ТЭЗ соединена со входами

15 и выходами процессора, а каждая из

2-п групп выходов любого ТЭЗ соединена с одной нэ остальных групп входов одного нэ остальных Т33, входы первого числа всех узлов поразрядного

20 сравнения соединены с контрольными выходами процессора, входы второго числа этих узлов сьединены с контрольными выходами процессора, которые также соединены с контрольиьваи выходами соседнего справа процессо-. (23.

Недостатком этого устройства так« же является низкая точность диагностирования неисправного элемента сис"

30 темы, так как анализируя сигналы

857996 схем сравнения можно определить лишь неисправный процессор, в то время как T33-оМ является часть его — конструктивный блок.

Цель изобретения — увеличение точности диагностики, т.е. построение устройства для диагностики вычислительной системы, позволяющего выявить отказавший сменный элемент конструкции - ТЭЗ.

Поставленная цель достигается тем, 10 что в устройство, содержащее схемы сравнения, группу элементов И, ИЛИ, узлы свертки, группы информационных выходов каждого контролируемого типового элемента замены i-ой группы ((1...М) через соответствующие узлы свертки соединены с первыми входами схем сравнения соответствующей группы, выходы которых через первый элемент ИЛИ соединены с первым входом соответствующего элемента И, выход 20 которого является выходом устройства, а второй вход этого элемента И соединен с выходом второго элемента ИЛИ, входы которого соединены с выходами схем сравнения групп, соответствующих 25 остальным типовым элементам замены данной группы кроме своего, вторые входы схем сравнения всех групп,соответствующих типовым элементам замены

i-ой группы, соединены с выходами 30 соответствующих узлов свертки групп

1-1 группы типовых элементов замены, контрольный выход каждого типового элемента замены соединен с соответствующим входом второго элемента ИЛИ, соответствующего этому ТЭЗ.

На чертеже приведена схема устройства.

Устройство содержит устройство 1 управления (УУ) вычислительной системы, генератор 2 тестовых чисел (ГЧ), процессоры 3 -3, руппу типовых элементов 41-4 замены (ТЭЗ),схемы 5„-5> сравнейия, свертки 6 -6> по модулю, элементы ИЛИ 7 -7» 8 -8> (диэъюнкторы), элементы И 9 -9 45 (.конъюнкторы), узлы 10 местного управления ТЭЗ, регистр 11 операнда А, регистр 12 операнда В, узел 13 контроля входной информации, умножители

14, промежуточные регистры 15, сум- 5р маторы 16 многорядного кода, сдвигатель 17, сумматор 18, буферный регистр 19, нормализатор 20, узел 21 обработки порядков, коммутатор 22, регистр 23 результата. 55

Работа устройства показана на примере вычислительной системы, которая содержит процессоры 3, 3, З,уст" ройство .1 управления (Уу}, генератор

2 тестовых чисел (ГЧ).

Каждый процессор 3 предназначен -Фо для одновременного выполнения арифметических операций типа умножения и сложения над 32-разрядными числами с фиксированной или плавающей запятой. Каждый процессор разделен на 65 семь конструктивных блоков (ТЭЗ)

4 -47. Каждый блок содержит узел 10 местного управления, соединенный с шиной кодов операций.

Блоки 4 -4 предназначены для выполнения операций типа умножения и содержат каждый по 8 разрядов входных регистров 11 и 12 для частей операндов А и В соответствующего веса (в блоке 4> — разряди 8-15, в блоке

4 > — разряды 16-23, в блоке 4 + — разряды 24-31, в блоке 4 - разряды 0-",7), узлы 13 контроля входйой информации, умножители 32р > 8 р 14, промежуточные регистры 15 и 32 — разрядные сумматоры 16 многорядного. кода.

Блоки 4 и 46 предназначены для выполнения операций типа сложения и содержат сдвигатели 17 для выравнива" ния порядков слагаемых, сумматоры

18, буферные регистры 19, нормализаторы 20, причем в блоке 4 размещены

16 старших разрядов этих узлов, а в блоке 46 — 16 младших разрядов. Кроме того, в блоке 4> размещен узел 21 обработки порядков.

В блоке 4 у расположены узлы 22, предназначенные для выделения результата операции из сигналов блоков 4 —

46, и регистр 23 результата.

Процессор выполняет по ходу программы операции в соответствии с кодом операции, заданным УУ 1, над операндами A и В, поступающими через УУ.

Если. код операции соответствует операции умножения, работают блоки 4 —

44. В каждом из этих блоков умножаются 32-разрядные числа А на 8 разрядов соответствующих весов числа В, причем число А поступает с шины А (8 разрядов) и из других блоков (по 8 разрядов из каждого), Результат этого умножения в многорядном коде поступает через регистр 15 в сумматор 16 многорядного кода, где с учетом переносов из соседних блоков образуется полное произведение.

Операции типа сложения с фиксированной и плавающей запятой выполняются в блоках 4, 46. Числа А и В поступают сюда из блоков 4 -4, на сдвигателе 17 производится выравнивание порядков по сигналам, выработанным в узле 21 обработки порядков. Далее на сумматоре 18 происходит сложение с учетом переносов иэ блока 46, и затем нормализация результата в узле 19.

Результаты операций, выполненных в блоках 4 -46 поступают в блок 4, где узел 22 производит выделение нужного результата в соответствии с кодом операции и запись его в регистр

23 результата, из которого информация поступает в УУ.

Если в вычислительной системе производятся действия, не требующие участия процессора, свободны .все блоки 4 процессоров, йри вы857996 полнении операций типа умножения свободны от работы блоки 4 и

4я . Если же выполняются опера= ции типа сложения, свободны блоки

4 -44.. это "свободное" время используется для проверки блоков в соответствии с известным способом. Для этой проверки ГЧ 2 вырабатывает и выдает в процессоры Э одинаковые для всех процессоров информационные слова А и В, и коды операций. ИнФормация пос- щ тупает на шины A и В и обрабатывается в блоках, которые не заняты при выполнении данной операции, Коды операций из ГЧ задают тип выполняемой операции в те моменты, когда на процессоры не поступает код операции изуу.

Если какие-либо, или все блоки 4 всех процессоров. обрабатывают информацию от ГЧ, результаты работы этих блоков во всех процессорах должны быть одинаковыми.Для проверки резуль - о татов к выходам блоков 4 - " подключены свертки 6 -6 по произвольному модулю K, сигналы с которых подаются на входы схем 5 -5 сравнения данного и соседнего процессоров. В данном примере на схемах сравнения 5

5 процессора 3 сравниваются сигналы сверток процессоров З и 3 в процессоре 3> — сигналы процессоров Э д и Зз, а в процессоре 3 — сигналы про- щ цессоров 3 н 3 .

Если все блоки исправны, на выходах схем 5 сравнения сигналы равны логическому нулю. При возникновении неисправности, например в умножителе 14 блока 49 процессора 3 возника5 ет сигнал "1" на выходах схем 5 -5>+ сравнения блока 4, и, вниду того, что на входы блока 4 поступает не7 верный сигнал, на выходах схем 5 < блока 4 тоже воэникает сигнал "1".

Сигналы "1" возникнут и на одноименных схемах 5 процессора З .

Как видно, неисправность проявилась на выходах двух блоков 4 и 4 процессоров 3 и 31. Из двух блоков 4

4 и 47 одного процессора неисправНьэ является тот блок, на входы которого поступают правильные сигналы, а на выходах сигналы неверные. Сле" довательно, для обнаружения такого блока необходимо проверить сигналы на входах неисправных блоков.

Для этого выходы каждого из блоков 4 разделены на группы, причем. к одной группе относят все выходы, которые соединяются с входами какоголибо блока 4. При этом одни я те же выходы могут быть отнесены к нескольким разным группам. Так например, к группе выходов 1 относятся выходы регистра А 11 блока 4 э, сое- ЕО диненные со входами блока 4, к группе 2 - они же и выходы переносов иэ сумматора 16, соединенные с входами блока 4, к группе 3 — выходы регистра Р 11, соединенные с входами блока 65

4я, к группе 4 - выходы регистров

A и В 11 и 12, соединенные со входами блока 4, и к группе 5 — выходы сумматора 16, поступающие в бло" ки 4т °

Свертки 6 по модулю К и схемы 5 сравнения разделены на такие же группы. Поэтому сигналы с выходов схем

5 сравнения позволяют судить как о состоянии сигналов йа выходах блока — источника сигналов, так и на входах блока-приемника сигналов.

Для получения полной информации об истинности сигналов на выходах апре". деленного блока, днэъ,онктор 8 каждого бчока объединяет сигналы всех схем

5 тех блоков, которые служат источниками информации для данного блока.

Так к дизъюнктору 8 блока 4 подключены схемы 1, 2 > и 4 > сравнения .и выходы схемы 43К контроля регистров A и В. Неисправность возникла в блоке 4> поэтому на выходах этого диэъюнктора 83сигнал равен "0",так как на его входы не поступают неверные сигн,лы. Следовательно,на выходе конъюнктора 9 возникнет сигнал "1", Это означает, что данный блок 43 не" исправен.

Аналогичные рассуждения показывают, что на выходе диэъюнктора 8 > блока 4 возникает сигнал "1", а. на выходе конъюнктора 9> - "0", т.е. данный блок 4 исправен.

Таким образом, сигналы устройства контроля показывают, что неисправны блоки 4 в одном из процессоров 3 или 3>. Результаты работы блоков про-. цессора 3 g сравниваются с результатами процессоров 3 и 3, результаты работы процессоров 3 и 3 g сравниваются между собой. Ввиду того, что при последнем сравнении процессоров

3. и 3 неисправность не выявится, следует заключить, что неисправен блок 4у процессора 3 . . Устройство для диагностики группы

ТЭЭ позволяет определять место возникновения неисправности с точностью до сменного блока (ТЭЗ), что достигается путем введения узлов свертки для контролируемых выходов по произвольному модулю, а также диэъюнкторов и конъюикторов для определения номера отказавшего процессора.

Формула изобретения

Устройство для диагностики группы типовых элементов замены, произвольно соединенных между собой, содержацее схемы сравнения, группу элементов И, ИЛИ, узлы свертки, о т л и " ч а ю щ е е с я тем, что, с целью увеличения точности диагностики, группы информационных выходов каждого контролируемого типового элемента замены t-oA группы (t T...N) через

857996 соответствукщие узлы свертки соецинеNht с первыми входами схем сравнения соответствующей группы, выходы которых через первый элемент ИЛИ соединены с первым входом соответствукщего элемента И, выход которого является выходом устройства, а второй вход этого элемента И соединен с выходом второго элемента ИЛИ, вхо ды которого соединены с выхрдами схем сравнения групп, соответствующих остальным типовым элементам замены данной группы кроме своего, вторые входы схем сравнения всех групп, со» ответствующих типовым элементам замены i--ой группы, соединены с выходами соответствующих узлов свертки групп !

-1 группы типовых элементов эаeg мены, контрольный выход каждого типо вого элемента замены соединен с соответствующим входом второго элемента

ИЛИ, соответствующего -этому типовому элементу замены.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство ыЭ 411454, кл. С 06 F 11/00, 1973.

2. Авторское свидетельство СССР

В 308428, кл. G 06 F 7/00, 1973. (прототип).