Буферное запоминающее устройство

Буферное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

()858109

ОП ИСАНИНА

ИЗОБРЕТЕНИЯ

К АВТОУСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалмстнческны ресиубннк (61 ) Допол м нтел ьное к в вт. с вид-ву (22) Занвлено 10.01.80 (2!) 2868359/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 23.08.81. Бюллетень Юе 31 (5I )M. Кл.

Я 11 С 19/00

3Ьвудеретвеыымй квмытет

СССР ив далем ызабрвтеыый

ы втырьоый (53) УДК681,327.66(088.8) Дата опубликдвання опнсання 23.08.81 (72) Авторы изобретения

В. И. Дронов, И. В. Белоусов и И. Ю. Когге

f !

f (7!) Заявнтель (54) БУФЕРНОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

И Å23.

Изобретение относится к области вычислительной технике, а именно к запоминающим устройствам электронных вычислительных машин и может быть использовано при построении буферных устройств хранения информации в системах дискрет5 ной техники.

Известно запоминающее устройство, содержащее поразрядно соединенные регистрыы, с хемы управления пе реза писью по числу регистров, коммутатор, переклюie чатель, элемент. ИЛИ 11.

Недостатком этого устройства являет.» ся сложная схема при сравнительно малом объеме памяти, что усложняет аппа15 ратурную реализацию устройства.

Известно также буферное запоминающее устройство, содержащее регистры храненйя чисел, элементы И, управляющий

20 двухтактный регистр сдвига, в каждом разряде которого основной и вспомогательный триггеры соединены через элементы

Недостатком этого устройства являет. ся сложная схема управления перезаписью, требующая наличке многотактной системы управлення перезаписью.

Наиболее близким по технической сущностн к предлагаемому устройству является запоминающее устройстве, содержащее регистры, выполненные яа элементах

ИЛИ и JK -триггерах, Р - входы которых в каждом регистре соединены между собой и подключены к установочному входу регистра, а ннформационные входы Т и K соединены с выходами элементов И comветствующих узлов записи, выполненных на элементах И и НЕ, единичные выходы .! К -триггеров каждого регистра, кроме последнего, соединены с информационными входами соответствующего узла запнси, а выходы последнего регистра подключены ко входам приемно-регистрирующего блока (3g.

Недостатком данного устройства является то, что оно не обеспечивает непрерывного режима передачи информацни с

3 8581 быстродействующего вычислительного устройства на мецленноцействующее приемно-регистрирующее устройство, что существенно снижает быстродействие канала обмена между вычислительным устройством и приемно-регистрирующим устройством.

Цель изобретения — расширение области применения устройства за счет обеспечения непрерывного режима приема и 10 выдачи информации, например, с быстродействующего вычислительного устройства на мецленноцействуюшее приемно-регистрирующее устройство.

Указанная цель цостигается тем, что 15 в буферное запоминающее устройство, содержащее блоки записи, выходы которых соединены с информационными входами регистров, информационные выходы каждого из регистров, кроме последнего, соецине- 20 ны с информационными входами каждого из послецующих блоков записи, шины записи и перезаписи, информационные входы первого блока записи являются вхоцами устройства, а выхоцы последнего регист- 25 ра являются выходами устройства, введены элементы И, ИЛИ и HE. При этом вхоц элемента HE подключен к шине записи и к первому входу первого элемента ИЛИ, выход которого соединен с управ- 30 ляющим входом первого блока записи. Выхоц элемента HE подключен к первому входу первого элемента И, второй вход которого подключен к шине перезаписи, а выход соединен со вторым входом перво- 35 го элемента ИЛИ, с первыми входами вторых элементов И и с первым вхоцом третьего элемента И, второй вхоц которого подключен к маркерному выходу последнего регистра, а выхоц соединен с управ- 40 ляющим входом последнего блока записи и со вторыми входами вторых элементов

ИЛИ, первые входы которых подключены к выходам соответствующих вторых элементов И, а выхоцы — к управляюшим

axogaM соответствующих блоков записи.

Вторые входы вторых элементов И соединены с маркерными выходами соответствующих perистров.

Каждый регистр предлагаемого уст- 50 ройства содержит ХК -триггеры и элементы ИЛИ, причем входы элементов ИЛИ соединены с информационными вхоцами регистра, T -входами и К -вхоцами ХК триггеров соответственно, а выходы со— стробируюгцими С р -входами 4 К -триггеров, единичные выхоцы которых являются информационными выхоцамц регистра.

09 4

Нулевой выход последнего J k; -ypgppg ра является маркерным выходом регистра. R -вхоцы всех Уk -триггеров поцключены к установочному входу регистра.

Каждый блок записи предлагаемого устройства содержит элемент И и НЕ, причем вхоцы элементов НЕ соединены с информационными входами блока записи и первыми входами соответствующих первых элементов И, а выхоцы — с первыми входами соответствующих вторых элементов И. Вторые вкоцы элементов И подключены к управляюшему входу блока записи. Выходы элементов И подключены к соответствующим выходам блока.

На чертеже представлена блочная ñxåма прецлагаемого устройства, соцержащег o, например, четыре регистра, обеспечивающих прием, хранение и передачу трехразрядных чисел.

Буферное запоминающее устройство содержит регистры 1.1-1.4, выполненные на элементах ИЛИ 2.1-2.3 и К -триггерах 3.1-3.3, блоки 4.1-4.4 записи, выполненные на элементах И 5.1-5.6 и

HE 6.1-6.3, приемно-регистрирующий блок 7, дополнительные элементы И 811, ИЛИ 12-14, HE 15, информационные входы 1 6. 1-1 6. 3, шину 1 7 за писк, шину 18 перезаписи, Р -входы.Тk -триггеров 3.1-3.3 в каждом регистре 1.11.4 соединены между собой и подключены к установочному входу регистра 1.1-1.4, информационные входы 3 и K соединены с выходами элементов И 5.1-5.6 соответствующих блоков 4.1-4.4 записи, ециничные выходы 3 К -триггеров 3.1-3.3 кажцого регистра, кроме последнего 1.4 соецинены с информационными входами соответствующего блока 4.1-4.4 записи, а выходы последнего регистра 1.4 поц» ключены ко вхоцам приемно-регистрирующего блока 7,в.каждом блоке 4.1-4-.4 записи выход кажцого элемента HE 6.16.3 соецинен с первым входом честного элемента И 5.2, 5.4 и 5.6, вхоц каждого. элемента НЕ 6.1-6.3 подключен к первому входу нечетного элемента И 5.1, 5.3 и 5.5, а вторые входы элементов И .

5.1-5.6 соединены с управляющим вхоцом блока 4.1-4.4 записи, в кажцом регистре 1.1-1.4 входы каждого элемента

ИЛИ 2.1-2.3 соединены соответственно с информационными входами Г и К кажцого УК -триггера 3.1-3.3, а выхоц каждого элемента ИЛИ 2.1-2.3 поцключен к стробирующему входу Ср кажцого к— триггера 3.1-3.3, первь)A Bxog первого

5 8581 дополнительного элемента ИЛИ 12 подключен к шине 17 записи, а выход соединен с управляющим вкодом первого блока

4.1 записи, шина 1 8 перезаписи подключена к первому входу первого дополнитель- > ного элемента И 8, второй вход которого через элемент HE 15 подключен к шине

17 записи, выход первого дополнительного элемента И 8 соединен с первыми входами вторых дополнительных элемен- 10 тов И 9 и 10, третьего элемента И 11 и вторым входом первого дополнительного элемента ИЛИ 12, вторые вхоцы вторых доцолнительнык элементов И 9 и 10 соединены с нулевыми выходами послед- i5 них ХК григгеров 3.3 второго третьего регистров 1.2 и 1.3 соответственно, а выход вторых дополнительнык элементов

И 9 и 10 подключены к первым вкодам вторых дополнительных элементов ИЛИ 20

13 и 14 соответственно. Нулевой выход . последнего .ГК -триггера последнего регистра 1.4 соединен со вторым входом третьего дополнительного элемента И 11, выкоц которого подключен ко вторым ехо- 2 дам вторых дополнительнык элементов

ИЛИ 13 и 14, а также к управляющему вхоцу четвертого блока 4.4 записи. Выход вторых дополнительных элементов

ИЛИ 13 и 14 соецинены с управпяющи- З0 ми входами второго блока 4.2 и третьего блока 4.3 записи соответственно. Управляющий выход приемно-регистрирующего блока 7 подключен к установочному входу последнего регистра 4.4. 3S

Перед началом работы устройства схема приводится в исходное состояние, в результате чего УК -триггеры 3.1-3.3 всех регистров 1.1-1.4 будут находиться в нулевом состоянии.

После этого схема готова к работе.

Для обеспечения непрерывного режима передачи информации с быстродействующего вычислительного устройства на медлеинодействующее приемно-регистрирую- 4> щее устройство количество приемных регистров в цанном буферном запоминающем устройстве определяется из соотношения

П =т(Ч„-Ч )+ я, 50 где A - общее количество регистров, необходимык цля обеспечения непрерывного режима передачи информации;

- время передачи информации из вычислительного устройства;

3 - скорость передачи информации

1 из вычислительного устройства, 09 6

r.å. количество слов, передаваемых в единицу времени; Ll - скорость приема информации приемно-регистрирующим блоком, т.е. количество слов, принимаемых в единицу времени;

0и — количество регистров, необхоцимых цля компенсации времени затраченной на перезапись информации с первого приемного регистра в последний, которое составляет 5-10% от общего количества регистров.

Устройство работает следующим образом.

На входы 16.1-16.3 поступает первое 3-разрядное число, которое затем поступает на первые входы нечетных эле- . ментов И 5.1, 5.3 и 5.5 первого блока

4.1 записи в прямом коде и четных элементов И 3.2, 3.4 и 3.6 в обратном коде. Поступающее информационное слово сопровождается сигналом записи, поступающим по шине 17 записи, который поступает на один из входов первого дополнительного элемента ИЛИ 12. Первый дополнительный элемент ИЛИ 12 срабатываег и выдает сигнал записи на управляющий вход первого блока 4.1 записи, по которому, в зависимости or кода поступающего многоразрядного числа, открываются определенные элементы И 5.1- .6 пер» вого блока 4.1 записи, и информация поступает на информационные входы и К и через элементы ИЛИ 2.1-2.3 на стробирующие входы каждого ТК -триггера первого регистра 1.1. По заднему фронту сигнала записи первое информационное слово позволяет на единичных выходах уК -триггеров 3.1-3.3 первого регистра 1.1.

Сигнал записи, поступающий по шина

17 записи, через дополнительный элемент

НЕ 15 запрещает работу вторых и третьего дополнительнык элементов И 9-11, предотвращая запись ложной информации во все остальные регистры 1.2-1.4.

Каждое информационное слово, поступающее в устройство, сопровождается наличием признака, соответствующего единице в последнем разряде, гак как передаваемое информационное слово может содержать и нулевую информацию, поэтому в каждом регистре последний К -триггер

3.3 нрецназначен для формирования признака, ЙринятОГО информационного слова °

В результате чего, после приема первого информационного слова последний TК триггер 3. 3 первого регистра 1.1 будет находиться в единичном состоянии. На этом заканчивается процесс записи перaoro информационного слова в первый регистр 1.1.

Далее начинается процесс перезаписи принчтого информационного слова из первого регистра 1.1 в последний регистр

1.4. Для этого по шине 18 перезаписи поступает сигнал перезаписи, совпадаю- О щий по фазе ссигналом записи,,íî с частотой следования на порядок выше, чем сигнал записи. Сигнал жерезаписи поступает на первый вход первого дополнительного элемента И 8, на второй вход кото- 15 рого с элемента НЕ 15 поступает запрещающий сигнал записи, предотвращающий прохождение сигнала перезаписи в момент приема очередного информационного слова, С выхода первого дополнитель- 20 ного элемента И 8 сигнал перезаписи поступает на первые входы вторык и третьего дополнительных элементов И 9-11, которые подготовлены к работе сигналами, поступающими с нулевых выходов последних Т К -т риг ге ров 3.3 соответствующих регистров.

Сигналы с выходов вторых дополнительных элементов И 9 и 10 поступают на первые входы вторых дополнительнык зле- З0 ментов ИЛИ 13 и 14 и далее на управляющие входы соответствующих блоков

4.2 и 4.3 записи, а сигнал с выхода третьего дополнительного элемента И 1 1 поступает на вторые входы вторых дополни- 35 тельпеках элементов ИЛИ 13 и 14 и на управляющий вход последнего блока 4.4 записи. Сигнал перезаписи с выхода первого дополнительного элемента И 8 через первый дополнительный элемент ИЛИ 12 поступает на управляющий вход первого блока 4.1 записи. По сигналам, поступающим на управляющие входы блоков 4.14,4 записи, открываются элементы И

5.1-5.6 соответствующих блоков записи и первое информационное слово„находящееся в первом регистре 1.1 поступает на информационные входы J и К через элементы ИЛИ 2.1-2.3 на стробирующие входы каждого.у1 -триггера второго регистра 1.2 По заднему фронту сигнала перезаписи первое информационное слово переписывается во второй приемный регистр 1.2, а в остальных регистрак 1.3 и 1 .4 по заднему фронту сигнала перезаписи происходит подтверждение нулевой информации, так как в третий регистр

1,3 переписывается по заднему фронту

109 8 сыпнула перезаписи нулевая информация, находящаяся во втором. регистре 1.2, а в четвертый регистр 1.4 — нулевая информация,находящаяся в z ретьем регистре 1.3.

Г!ервый регистр 1.1 по заднему фронту сигнала перезаписи обнуляется, так как на информа ционных в хода к 1 6. 1-1 6. 3 в данный момент отсутствует входная информация. По приходу второг о сигнала перезаписи первое информационное слово перезаписывается в третий оегистр 1.3 по описанному способу.

По третьему сигналу перезаписи первое информационное слово переписывается в четвертый регистр 14.

Сигнал поступающий с нулевого выкода последнего J k .-триггера последнего регистра 1.4 запрещает работу третьего дополнительного элемента И, предотвращая искажение принятого информационного слова. По этому сигналу приемно-регистрирующий блок 7 осуществляет прием информационног о слова, находящегося в последнем регистре 1.4.

При поступлении второго информационного слова на информационные входы

17.1-16.3, сопровождаемого сигналом записи по шине 3 7 записи, запрещается поступление сигнала перезаписи и осуществляется запись второго информационного слова в первый регистр 1.1 по описанному способу.

После окончания записи второго информационного слова в первый регистр 1.1 начинается процесс перезаписи принятого информационного слова в последующие рег истры 1.2-1.4. Информационное слово будет переписываться в свободные регистры до первого занято ;о регистра по ранее описанному способу. Таким образом, оно будет записано в последнем свободном регистре.

Г1рием последующих информационных слов и перезапись их в свободные регистры аналогичен описанному способу.

Приемно-регистрирующий блок 7 по сигналу, поступающему с нулевого выхода последнего 3 Х, -триггера последнего регистра 1.4, начинает обрабатывать поступившее в последний регистр 1.4 информационное слово, и после его регистрации приемно-регистрирующий блок 7 по управляющему выходу выдает сигнал на установочный вход последнего регистра, который поступает в паузе между сигналами перезаписи и обнуляет последний регистр

1.4. В результате чего, с нулевого выхода посл"-диего 7К -триггера последнегп

9, 8881 регистра 1.4 поступает разрешающий сигнал на третий дополнительный элемент И

11, и очередной сигнал перезаписи с выхода. третьего дополнительного элемента

И 11 через вторые дополнительные элементы ИЛИ 13 и 14 осуществляет перезапись всего массива информационных слов, находящихся в устройстве, на один шаг, т.е. каждое информационное слово кранимого массива информации, накодящееся в 0 соответствующем 1 -ом регистре, где

= 1, 2, 3 ... (и -1), перезаписывается одновременно со всеми другими информационными словами данного массива информации в соответствующий 1 +1 регистр, расположенный ниже данного регистра, в котором хранилось информациойное слово.

Таким образом, на входах приемно-регистрирующего блока 7 появляется очеред-lO

,ное информационное слово, которое затем обрабатывается приемно-регистрирующим блоком 7 по описанному способу.

Далее запись, перезапись и обработка поступающих информационных слов осуществляется по описанному способу.

Данное устройство может быть построено на любое рассчитанное количество регистров с требуемым количеством разря-дов в каждом регистре. 36

Использование данного устройства оэеспечивает по сравнению с известными следующие преимущества: расширяется область. применения устройства, так как обеспечи.вается непрерывный режим передачи ин- 35 формации. с быстродействующего вычиспительного устройства на медленнодействующее приемно-регистрирующее устройство, это позволяет передавать информацию по каналу обмена со скоростью ее обработки в быстродействующем вычислительном устройстве, что существенно повышает эффективность работы вычислительногоо устройства, так как исключаются задержки в работе вычислительного устрой- 45 ства, связанные с обработкой информации медленнодействующим приемно-регистрирующим устройством.

Формула изобретения

1. Буферное запоминающее устройство, содержащее блоки записи, выходы которых соединены с информационными входами регистров, информационные выкоды каждого из регистров, кроме последнего, соединены с информационными входами

09 10 каждого из последующих 2локов записи, шины записи и перезаписи, информационные входы первого блока записи являются входами устромства, выходы последнего регистра являются выходами устройства, отличающееся тем, что, с целью расширения области применения устройства за счет обеспечения непрерывного режима приема и выдачи информации, в него введены элементы И, ИЛИ, НЕ, причем вход элемента HE подключен к шине записи и к первому входу первого элемента ИЛИ, выход которого соединен с управляющим входом первого блока записи, выход элемента HE подключен к первому входу первого элемента И, второй вход которого подключен к шине перезаписи, à выход соединен со вторым вкодом первого элемента ИЛИ, с первыми входами вторых элементов И и с первым входом третьего элемента И. второй вход которого подключен к маркерному выходу последнего регистра, а выход соединен с управляющим входом последнего блока записи и со вторыми входами вторых элементов ИЛИ, первые входы которых подключены к выходам соответствующих вто« рых элементов И, а выходы - к управляющим входам соответствующих блоков записи, вторые вкоды вторых элементов И соединены с маркерными выкодами соответствующих регистров.

2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что каждый регистр содержит «2К -триггеры и элементы ИЛИ, причем входы элементов ИЛИ соединены с информационными входами регистра,,) -входами и К -вкодами JK -триггеров соответственно, а выкоды - со стробирующими Ср -выходами E К -триггеров, единичные Вь2коды KOTopbtx яВляются информационными выходамн регистра, а нулевой выход последнего 2 К -триггера является маркерным выкодом регистра, Й -входы всех .Г К -триггеров подключены к установочному Входу регистра.

3. Устройство по и. 1, о т л и ч а1 ю щ е еся тем,,что каждый блок записи содержит элементы И и НЕ, причем входы элементов НЕ соединены с информационными входами блока записи и первыми входамк соответствующих первых элементов И, а выходы — с первыми входами соответствующих вторых элементов

И, вторые входы элементов И подключены .к управляющему входу блока за22иси, а выкоды элементов И подключены к соответствующим выходам блока.

8581 09

Источники информаиии, принятые во внимание при экспертиэе

1. Авторское свидетельство СССР

М 377886-, кл. 5 11 С 19/00, 1971.

2. Авторское свидетельство СССР

% 407393, кл. 5 11 C 19/00, 1972.

3. Авторское свидетельство СССР

l4 377887, кл. С 11 С 19/00, 1971

5 (прототип).

ВНИИПИ Заказ 7256/85 Тираж 645 Подписное

Филиал ППЛ йатевт". з.. Ула ород, yrt. Проектная, 4