Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистическиr республик ()() 858111 (6! ) Дополнительное к авт. сеид-ву (22)Заявлено 05.11,79 (2I) 2840086у18 24 с присоединение(м заявки М (23) Приоритет

Опубликовано 23.08.81. Бюллетень JA 31

{5l }M. Кд.

5 11 С 27/00

Ркуаврствваый квмвтвт

CCCI ав авлаи язварвтевкв в втхрытвй (5З } тд К 681. 327.. 66(088.8}

Дата опубликоваммя описания 23.08.81.. Р:.- г

B И. Анисимов, А. М. Фортунатов, 10. ф. Г нтер. .

П. А. Лысаченко и B. П. Ежов е

) ); I

1 (72) Авторы изобретения (7I) Заявитель (54} АНАЛОГОВОЕ ЗА ПОМИНА ЮЦЕЕ УСТРОЙСТВО

Изобретение относится к области аналоговой вычислительной техники и может быть использовано в системах управления движущихся обьектов для неограниченного во, времени хранения результата интегрирования или запоминания мгновенного эна- З чения йапряжения непрерывного аналогового сигнала с постоянной памятью.

Известно устройство для увеличения времени хранения результата интегрирования аналогового сигналы. Оно содержит операционный усилитель с интегрирующим конденсатором в цепи отрицательной обратной связи, коммутирующее устройство, выход которого подключен непосредственно ко вкоду операционного усилителя, на ко« торый через один вкод коммутирующего устройства и его нормально)амкнутые контакты поступает входной сигнал, вы- ход операционного усилителя соединяется

20 со входом преобразователя напряжения в периодическую знакопеременную функцию» выход которого подкпючается к другому входу коммутирующего устройства (1 j.

Недостатки устройства - значение выходного напряжения устройства не будет сокраняться независимо от времени, а будет продолжать изменяться в установившемся режиме благодаря действию в замкнутом контуре цепи задержки, являющейся причиной накопления статической ошибки рассогласования. При этом скорость изменения выходного напряжения будет переменной. Непосредственное подключение выхода преобразователя ко входу операционного усилителя создает реальные предпосылки для возникновения генерации в интеграторе, а следовательно, и потере устойчивости устройством в целом.

Наиболее близким по технической сущ« ности к предлагаемому является аналоговое запоминающее устройство, в котором рещается задача стабилизации исходного напряжения на накопительном конденсаторе на дискретных уровнях, вырабатываемых генератором ступенчатого сигналя (21.

Устройство .содержит запоминающий элемент HG накопительном конденсаторе и ный элемент, генератор ступенчатого сигнала, первый ключ, шину сброса и шину постоянного напряжения, введены первый коммутатор, второй ключ, второй пассивный элемент и инвертор, вход которого соединен с первым выходом генератора ступенчатого сигнала, выход инвертора подключен к первому входу первого коммутатора, второй вход которого соединен с шиной сброса, третий вкод первого коммутатора подсоединен ко входу устройства, первый выход первого коммутатора подключен через первый пассивный элемент ко входу операционного усилителя, выход которого соединен с выходом устройства и через последовательно включенные первый ключ и второй пассивный элемент — со вкодом данного операционного усилителя, второй выход генератора ступенчатого сигнала подсоединен через второй ключ к четвертому входу первого коммутатора, второй выход которого соединен с управляющими входами ключей, третий выход первого коммутатора, подключен к первому входу генератора ступенчатого сигнала, второй вкод которого соединен с выходом операционного усилителя, третий вход генератора ступенчатого сигнала подсоединен к шине постоянного напряжения, а также генератор ступенчатого сигнала содержит блок постоянной памяти блок задания величины ступенчатого сигнала, выполненного на последовательно соединенных резисторах, выводы которых подключены к выходам второго коммутатора, операционный усилитель, пассивные элементы и компаратор, выход которого соединен с первым входом блока постоянной памяти с первым выходом генератора ступенчатого сигнала, входы компаратора подключены соответственно ко второму входу генератора ступенчатого сигнала и к выкоду операционного усилителя, вход которого соединен через первый пассивный элемент с третьим входом генератора ступенчатого сигнала, выход операционного усилителя соединен со вторым выходом генератора ступенчатого сигнала, и с соответствующим выводом первого резистора, соответствующий вывод последнего резистора соединен через второй пассивный элемент со входом операционного усилителя, а через третий пассивный элемент — с шиной нулевого потенциала, входы второго коммутатора подключены к выходам блока постоянной памяти, второй вход которого соединен с первым входом генератора сгупенчатого сигнала.

3 858111 4 систему коррекции для стабилизации напряжений на конденсаторе, в котором система коррекции выполнена в виде генератора ступенчатого сигнала, подключенного через послецовательно соединенные ключ, диод и резистор к обкладке накопительного конденсатора и ко входу кампаратора, другой вкод которого соединен с выходом генератора ступенчатого сигнала.

Недостатки запоминающего устройства -10 управляемое изменение напряжения на конденсаторе в промежутках между следовани-, ями ступенчатых импульсов с генератора должно происходить только в сторону уменьшения уменьшение заряда на конденсато- 15

> ре за период следования управляющего ступенчатого напряжения должно быть не более зацанного требованиями дискретного шага запоминающего напряжения.

Необходимость выполнения первого щ требования сужает функциональные возможности устройства, так как является неприемлемым, например, при построении интегрирующик устройств на базе операционных усилителей и запоминания устрой- 25 ством результата интегрирования входного аналогового сигнала, поскольку в этом случае, после отключения входного сигнала, изменение заряда на конденсаторе определяется, в основном, током смещения ЗО операционного усилителя, величина и знак которого в значительной степени зависят

or температуры окружающей среды и имеют вероятностный характер.

С учетом всего комплекса дестабили- 3: зирующих факторов, имеющих место в реальной аппаратуре, необходимость выполнения второго требования снижает его точность или требует применения специальных аппаратурнык мер защиты, что уве-40 личивает габариты, вес и снижает надежность устройстaa.

Предъявляемое к. системам управления цвижущикся объектов требование восстановления своих функций после перерывов 45 в питании, объекта накладывает дополнительные требования к запоминающим аналоговымм устройствам, которые не удовлетворяет ни одно из известнык устройств.

Ilenb изобретения — увеличение времени хранения аналоговогo запоминающего устройства.

Поставленная цель цостигается тем, что в аналоговое запоминающее устройство, содержащее операционный усилитель, накопительный элемент, например конденсигор; включенный в цепь обратной связи операционного усилителя, первый пассив

5 8581

На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг. 2 — временная диаграмма работы устройства.

Устройство (фиг. 1) содержит огерационный усилитель 1, пассивные элементы 2 и 3, накопительный элемент, например конденсатор 4, ключи 5 и 6, генера- тор ступенчатого сигнала 7, коммутатор

8, инвертор 9, шину сброса 10, шину по- >р стоянного напряжения 11 и шину режима

"память 12. Генератор ступенчатого сигнала 7 содержит коммутатор 13, выполненный на последовательно соединенных ключах и реализующий логическую функцию разложения в соответствии с выражением

N.=V„iхй„, 1 гце Й„- сигнал управления на размыкание 1 -го ключа;

U - управляющий входной сигнал;

Й вЂ” сигнал установки коммутатора в исходное состояние;

П вЂ” ячейка памяти блока постоянной памяти 14„

П„- конъюнкция последовательного срабатывания источников управ» ляющих сигналов.

Устройство также содержит бл .к посто Р инной памяти 14 операционный ус:=; ель

15, коммутатор 16: блок зацаиия величины ступенчатого сигнала, выполненного иа последовательно соединенных резисторах. 17, пассивные элементы 18-20 и 35 ш ину нул евогo и оте и пи ала 2 1.

Устройство функционирует следующим образом.

Устройство работает в одном из двух 4р режимов. В режиме "интегрирования" выходное напряжение устройства реализует интеграл от входной функции аналогового сигнала. В режиме постоянной "памяти устройство, в установившемся состоянии, обеспечивает хранение результата интег рирования входной функции аналогового сигнала неограиичеииое время, независимо or изменения условий окружающей среды, параметров элементов (в пределах требований технических условий цля . них) и перерывов в питании устройства на любой срок с послецующим его восстановлением.

Режим "интегрирование" характеризует. ся отсутствием команды "память (график 28) и наличием команды "сброс" (rpa фик 26), поступающей в вице логической

11 6

"1" на вход сброс ячегк памяти (и Г

1 блока 14.

Ilo этой команде выходы всех ячеек памяти блока 14 устанавливаются в ис- ходное логическое состояние "0, ключи коммутатора 13 замкнуты, что соответствует начальному уровню напряжения на выходе генератора 7- ь U (график 25) .

Это напряжение сравнивается на входах компаратора 16 с текущим значением выкодного напряжения устройства.

Напряжение на выходе компаратора 16 (график 24) меняет свое логическое состояние с "0" на "1 прн превышении текущим значением выходного напряжения устройства. Ой у, дискретно и уровня выходного напряжения генератора 7.

Логическое состояние "1" выходе компаратора 16 является управляющим для изменения исходного состояния ячеек памяти блока 14 и коммутатора 13 (при отсутcraw сигнала запрета-команды сброс" ) .

Входной аналоговый сигнал (график

22) через коммутатор 8 поступает на вход устройства.

Изменение напряжения на выходе устройства (график 23) проискодит в соответствии с выражением >

0 = 38 9

8(Ч где f:> - текущее значение времени от момента поступления входного сигнала (график 22) до его отключения по команде "память";

- емкость конденсатора 4; — суммарное значение вкодного

Р д тока, цриведенное ко входу операционного усилителя 1.

Значение суммарного токаД, определяется в соответствии с выражением з„1-38k (р,„). ю„„)), I где — ток смещения на входе операционного усилителя 1;

l3* l — ток угечки конденсатора 4;

- входной ток. вч

l oгда

ЬЬПЧ SX Т„ гце T =й C, — постоянная времени иитегри1 ЬЧ рования.

Логическое состояние выхода иивертора 9 представлено графиком 27 (фиг.2).

Наличие 1-го иачальиогo участка ие приводит к нарушейию работы устройства изза отсутствия команды память".

Режим цостояннои "памяти начинает формироваться с поступлениеМ командного сигнала "память (график 28), осущест111 8

Изменение потенциала в точке А за период, равный счетному времени блока

17, имеет виц дО 03cl1+Идм)) сц дО,„„„„„I= где Ф г„- счетное время блоков 14 и 13, эа которое выходное напряжение генератора 7 превысит текущее значение напряжения 0 „ ба

В зависимости от знака l> О ьп, I счетное время может быть два значения:, и CA+ определяемых выражениями, ОВых- shit сч- 17

858 вляющего перекоммутацию трех изолироBBilH1 контактных групп коммутатора 8.

При этом вход интегрирующего устройст ва (график 22) отключается от управляющего входного сигнала и подключается к выходу разомкнутого в этот момент ключа 6; снижается сигнал запрета (команда "сброс" ) с ячеек памяти (И; ) блока 14; выход "останов генератора 7 через инвертор 9 подключается к уп- 10 равляющим входам ключей 5 и 6.

Текущее значение напряжения на выходе ot;ерационного усилителя 1 (О ь> ) моИХ жег иметь одно иэ трех значений:

И6 7601 ОЬ (DU!uÂÛ =до еь!х ьь х БЫХ

Рассмотрим процесс формирования дискретного уровня напряжения на выходе генератора 7 для значения О )Ь О (гра8Ыи фик 23 гочка А).

11апряжение на выходе генератора 7

Оиь,„„(график 25), формируемое усилителем с обратной связью по току, определяется выражением где K„

25 где ОВых г1 — напРЯжение на выходе операционного усилителя 15; 5U1 — значение дискретного шага напряжения внешнего источ-30 ника напряжения на третьем входе генератора 7; — количество разомкнутых резисторов 18 (Г ) резисторного блока 17, 3

При соответствующих упрощениях выражение запишется в упрощенном вице Оц1 » г! lb UI (1+ 1

Kg-- Rg/

1О.,„, -lout t(«- ),), В исходном состоянии 1 =0 и значе- 40 ние напряжения на выходе генератора 7 будет равно дискретному шагу д О.

На выходе компаратора 16 (график

24) будет сформировано управляющее напряжение, уровень и знак которого соот- 45 вегствуег логической "1".

Это напряжение поступает на вход блока 14, а также на блок 13, который реализует логическую функцию размыкания

Л -го количества ключей, включенных меж- 0 ду собой последовательно, в соответствии с приведенным выражением

Одновременно с поступлением управляющего сигнала с выхода компаратора 16 начинается изменение выходного напряже- ния устройства (график 23 точка A) под действием составляющих суммарного вкод,ного тока.

=(К+ Д| " " Д " "+4 Д< требуемое количество разомкнутых ключей в коммутаторе 13; суммарное время задержки на размыкание одного 1 -го ключа коммутатора 13.

Напряжение на выходе генератора

7- U by,<6yrter изменяться дискретно с шагом И до момента превышения им вкоцного напряжения устройства

Ьь!м т ™ьь%ь() °

В этот момент на выхоце компарагора

16 (график 24) формируется управляющий сигнал, уровень и знак которого соответствует логическому "0", т.е, формируется команда "останов".

По команде "останов" прекращается последовательное размыкание i -го ключа в коммутаторе 13 и на выходе инвертора 9 формируется сигнал управления ключами 5 и 6, которые замыкают следующие цепи.

При замыкании ключа 5 параллельно конденсатору подключается элемент 9, который преобразует устройство в апериодическое звено с коэффициентом передачи

При замыкании ключа 6 выходное напряжение генератора 7-USb „поступает

Ь!ч Г на вхоц апериодического звена и через коэффициент передачи К и фиксируется на выходе устройства (т.с. графика 23), Для устойчивой работы компаратора

16 в момент замыкания ключей 5 и 6 необходимо, чтобы выбранный коэффициент . перецачи был несколько меньшим 1 с тем, чтобы значение разности д О я превышала порог чувствительности компарагора 16

9 888i во всем диапазоне изменений выходного на п ряжения устр ойст ва.

4UBX=USbe Г ВЬЮ ) 4ОРОгс КОМП.

Таким образом, коэффициент передачи

К = (1 8 )1 ПОДОГОМ КОМП. а предельная точность в режиме "памяти" определяется порогом чувствительности компаратора Uпо ог,х ком

ПОРОГС(Комfl

Выходное напряжение устройства в зафиксированном состоянии (через время, равное kgb ) будет сокраняться неограниченное время благодаря использованию яче- -. ек памяти, реализация которых может быть >5 тельно соединенных резисторах, выводы которык подключены к выходам второго коммутатора, операционный усилитель, пассивные элементы и компаратор, выход которого соединен с первым входом блока постоянной памяти и с первым выкоцом генератора ступенчатого сигнала, входы компаратора подключены соответственно ко второму входу генератора ступенчатого сигнала и к выходу операционного усилителя, вход которого соединен через первый пассивный элемент с третьим входом генератора ступенчатого сигнала, выход операционного усилителя соединен со вторым выходом генератора ступенчатого сигнала и с соответствующим выводом первого резистора, соответствующий вывод последнего резистора соединен через второй пассивный элемент со:входом операционного усилителя, а через третий пассивный элемент — с шиной нулевого потенциала, вкоды второго коммутатора подключены к выходам блока постоянной памяти, второй вход которого соединен с первым входом генератора ступенчатого сигнала.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство ССС P

N 424165, кл. eg 11 С 27/00, 1974.

2. Авторское свидетельство СССР

N 339961, кл. 6 11 С 27/00, 1972 (прототип). выполнена на шаговых искателях, поляризованных реле, элементах памяти на ферритах, постоянных запоминающих устройств в интегральном исполнении типа Р -триггеров с постоянной памятью и др. 20

При перерывах в питании всего устройства, поскольку конечная структура памяти сохраняется, то после восстановления питания напряжение на выходе устройства будет возвращаться к исходному запомненному уровню.

Последнее обстоятельство особенно важно для объектов, к которым предъявляется требование сохранения результата интегрирования неограниченное время при перерывах напряжения питания на заданный срок.

Формула изобретения 35

l. Аналоговое запоминающее устройство, содержашее операционный усилитель, накопительный элемент, например конденсатор, включенный в цепь обратной связи 40 операционного усилителя, первый пассивный элемент, генератор ступенчатого сигнала, первый ключ, шину сброса шину постоянного напряжения, о т л и ч а юШ е е с я тем, что, с целью увеличения

45 времени кранения информации, в устройст50 введены первый коммутатор, второй ключ, второй пассивный элемент и инвертор, вход которого соединен с первым входом. выходом генератора ступенчатого

50 сигнала, выхоц чнвертора подключен к первому вводу первого коммутатора, второй вход которого соединен с шиной сброса... третий вход первого коммутатора подсоединен ко входу устройства, первый выкод

55 первого коммутатора подключен через пер11 10 вый пассивный элемент к входу операционного усилителя, выход котopot соединен с выхоцом устройства и через последовательно включенные первый ключ и второй пассивный элемент — со входом данного операционного усилителя, второй выход генератора ступенчатого сигнала подсоединен через второй ключ к четвертому входу первого коммутатора, второй выхоц которого соединен с управляющими входами ключей, третий выкод первого коммутатора подключен к первому входу генератора ступенчатого сигнала, второй вход которого соединен с выходом опера-. ционного усилителя, третий вкод генератора ступенчатого сигнала подсоединен к шине постоянного напряжения.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что генератор ступенчатого сигнала содержит блок постоянной памяти, блок задания величины ступенчатого сигнала, выполненного на носледова.8S8iii

Фиг. /

Составитель А. Воронин

Редактор В. Еремеева Техред С.Мигунова .

Корректор В.Синицкая

Заказ 7256/85 Тираж 645 Подпйсное

ВНИИПИ Государственного комитета СССР о делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4