Устройство для упорядочения данных

Устройство для упорядочения данных

Иллюстрации

Показать все

Реферат

 

Союз Советских

Соцналистичаскик

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТИЛЬСТВУ (1)860049 (61) Дополнительное к авт. саид-ву— (22) Заявлено 251279 (21) 2862149/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 30.08.81. 6юллетен,. ИЯ 32 (се) Ц К 3

С 06 F 3/04

Государственный комитет

СССР но дмам изобретений н открытий (З) УДК 681. 325 (088. 8) Дата опубликования описания 300881 (72) Авторы изобретения

Е.A.Êàíåâñêèé и В.В.Мараховс ий

Институт социально-экономических проблем АН СССР (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПОРЯДОЧЕНИЯ ДАННЫХ

Изобретение относится к вычислительной технике и может быть использовано для проведения опросов общест-, венного мнения и при работе с экспер5 тами, в информационных службах и т.п.

Из в ест но у стройство для сбора данных, содержащее наборное поле и решающее устройство(11.

Недостаток его состоит в том, что оно не обеспечивает эффективного процесса ранжирования.

Известно устройство для сбора информации, содержащее клавиатуру, блок памяти и электроннолучевую трубку (2).

Данное устройство обеспечивает ввод значений (характеристик или номеров мест), однако не позволяет проводить ранжирование данных.

Наиболее близким к предлагаемому является устройство для упорядочения данных, содержащее блок ввода и последовательно соединенные накопитель информации, блок записи-считывания, основную память и блок индикации, а также устройство управления, соединенное с блоком ввода, блоком визуальной индикации, накопителем и дополнительными внешними устройствами (печать и другие). 30

Недостатком устройства является малое быстродействие.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что в устройство для упорядочения данных, содержащее блок набора данных, первый информационный выход которого соединен с первым информационным входом буферного регистра, блок вспомогательной памяти, вход и выход которого соединены соответственно с первьм информационныч выходом и вторым информационным входом буферного регистра, блок отображения информации, первый и второй информационные входы которого соединены соответственно со вторьм информационным выходом буферного регистра и первым информационным выходом блока основной памяти, причем второй информационный выход и первый информационный вход блока основной памяти соединены с третьими информационными соответственно входом и выходом буферного регистра, а управляюший вход блока набора данных соединен с выходом блока отображения информации, введены блок буферной памяти, блок сдвига и блок ран860049 жиронания данных, причем второй информацИонный выход блока набора данных соединен с первым входом блока ранжирования данных, второй и -.ретий входы которого соединены соответственно с третьим информационным ныходом блока сановной памяти и с первым выходом блока сдвига, первый выход блока ранжирования данных соединен с первым управляющим входом блока основной памяти, второй выход блока ранжирования соединен с первым адресным входом блока основной памяти и с первым входом блока сдвига, второй и третий выходы блока ранжирования соединены соответственно со вторым .и третьим входа- 15 ми блока сдвига, первый — четвертый выходы которого соединены соответственно со нторьм управляющим и со вторым адресным входами блока основной памяти, с адресным и управляющим gp входами блока буферной памяти, информационные входы и выходы которого соединены соответственно с четвертым информационным выходом и со вторым информационным входом блока основной памяти, пятый выход блока сдвига соединен с третьим входом блока ранжирования, пятый выход которого соединен с третьим информационным входом блока отображения информации.

Блок ранжирования содержит два ре- ЗО гистра, схему сравнения, распределитель импульсов, счетчик адреса, триггер и три элемента И, причем первый вход блока соединен с информационным входом первого регистра, с установочным входом триггера и с первьм запускающим входом распределителя импульсов, второй вход блока соединен с первым информационным входом схемы сравнения, второй и 40 третий информационные входы которой соединены соответственно с перным выходом первого регистра и с выходом второго регистра, первый выход распределителя импульсов соединен с 45 первыми входами первого и второго элементов И, второй выход распределителя импульсон соединен с управляющим входом схемы сравнения, выход которой соединен с первым блокирующим входом распределителя импульсов, прямой выход триггера соединен со вторым входом второго элемента И и со вторьи запускакщим входом распределителя импульсов, инверсный выход триггера соединен со вторым входом первого элемента И, выход которого соединен с управляющими входами регистров, второй выход первого регистра и выход второго элемента И через третий элемент И фО соединены с информационным входом второго регистра, третий — шестой выходы распределителя импульсов являются соответственно первым, третьим, четвертым и пятым выходами блока, седьмой выход распределителя импульсов через счетчик адреса соединен со вторым выходом блока, третий в.лд которого соединен со вторым блокирующим входом распределителя импульсов, третий запускающий вход которого и гасящий вход триггера соединены с четвертым входом блока.

Блок сдвига содержит три счетчика ацреса, регистр адреса, две схе— мы сравнения, два элемента И и распределитель импульсов, причем первый вход блока соединен с информационнычи входами первого, второ о счетчиков адреса и регистра адреса, первые информационные выходы первого счетчика адреса и регистра адреса соединены со входами первой схемы сравнения, первый, второй выходы которой соедин ны с первыми входами соответственно первого и второго элементов И, вторые входы эле— ментов И, вторые входы элементов И соединены со вторым входом блока,первый информационный выход второго счетчика адреса и второй информационный выход первого счетчика адреса соединены со вторым выходом блока, вторые информационные выходы регистра адреса и второго счетчика адреса соединены через вторую схему сравнения с первым блокирующим входом распределителя импульсов, выходы первого, второго элементов И и третий вход устройства соединены соответственно с первым, вторым, тре. тьим запускающими входами распределителя импульсов, признаковый ныход третьего счетчика адреса соединен со вторым блокирующим входом распределителя импульсов, первый — седьмой выходы распределителя импульсов соединены соответственно с первым, четвертым, пятым выходами блока, со счетным входом третьего счетчика адреса, с управляющими входами первого, второго счетчиков адреса и регистра адреса, информационный выход третьего счетчика адреса является третьим выходом блока.

На фиг. 1 представлена структурная схема устройства, на фиг. 2 — то же, блока ранжирования, на фиг. 3 то же, блока сдвига.

Устройство для упорядочивания данных содержит (фиг. 1) блок 1 вспомогательной памяти, буферный регистр

2, блок 3 основной памяти, блок 4 отображения информации, блок 5 набора данных, блок б ранжирования, блок

7 сдвига, блок 8 буферной памяти.

Блок ранжирования включает (фиг.2) распределитель 9 импульсов, счетчик 10 адреса, схему 11 сравнения, регистры 12 и 13, триггер 14, элементы И 18-17, второй вход 18, первый вход 19, первый выход 20 первого регистра 12, выход 21 второго регист86}и} } 9 ра 13, вт 1рой выхэд 22 перного регистра 12, выход 23 третьего элемента

И 15, шины 24 и 25, вход 26 первого регистра 12, выход 27 первого элемента И 16, входы 28-30 распределителя 9 импульсов, выхоц 31 распределителя импульсов, вход 32 второго элемента И 17, пятый выход 33 блока, первый выход 34 блока, выход 35 распределителя импульсов, третий выход

Зб блока, третий вход 37 блока, четвертый выход 38 блока, второй выход

39 блока.

Блок сдвига содержит (фиг. 3) распределитель 40 импульсов, счетчики адреса 41-43, регистр 44 адреса, схемы 45 и 46 сравнения, элементы

И 47 и 48, первый вход 49 блока, выход 50 второго счетчика адреса, выход 51 третьего счетчика адреса, выход 52 и вход 53 второго счетчика адреса, выход 54 и 55 третьего 20 счетчика адреса, вход 56 и выход 57 второй схемы сравнения, четвертый выход 58 блока, выход 59 и вход 60 регистра адреса, первый выход 61 блока, третий вход 62 блока, пятый з5 выход 63 блока, входы 64 и 65 распределителя импульсов, вход 66 и выходы 67 и 68 первой схемы сравнения, второй вход 69 блока, вход 70 первого счетчика адреса, второй выход

71 блока.

Блок 1 вспомогательной памяти обеспечивает хранение вопросон с вариантами ответов на них на какомлибо машинном носителе с возможностью„5 последующего ввода его н ЭВ}1 для автоматической обработки. В таком блоке могут использоваться различные типы носителей информации, н частности магнитные ленты и магнитные диски. Блок 3 основной памяти пред- 40 назначен для хранения информации (вопроса и набора ответов), которая отображается на экране блока 4. Последний также может иметь свою внутреннюю память для обеспечения инди- 4 кации (например, при использовании электроннолучевой трубки). Блок 5 содержит десять цифровых клавиш и, о меньшей мере, три кланиши управления: клавишу продолжения выбора (" Затем" ), клавишу окончания выбора ("Пуск")и клавишу переход= к новому кадру (" Вперед" ), состоящему из вопроса и набора ответов. Блок 6 ранжирования обеспечивает общее управление процессом, блок 7 сдвига осуществляет управление собственно передвижением информации, а блок 8 буферной памяти обеспечивает хранение в процессе сдвига одного варианта ответа — одной строки экрана. ЬО

Предлагаемое устройство работает следующим образом.

После включения устройства нажимают клавишу перехода к новому кадру. н результ }те чего блок 5 яанус}„«r регистр 2 и сам -тановится из бл< киронку (фиг. 1) . Регистр упранляс.т блоком 1 и обеспечивает считывание очередного кадра информации и занесение его (запись) н блок 3 оснс нной памяти. После окончания считывания регистр 2 запускает блок 4. Последний осуществляет индикацию и., своем экране информации, поступающей из блока 3 основной памяти, и снимает блокировку и блоке 5. .Тем самьм поянляется воэможность дальнейшего нажатия на клавиши, о чем сигнализирует поянление информации на экране.

Пусть емкость экрана составляет десять строк, на первой из которых расположен вопрос, а на остальных денять вариантов ответов, имеющих номера от "1" до "9". Если предположить, что н тексте ответов отсутствуют цифры, то опознавание номеров ответов можно производить по кодам цифр (в противном случае требуется специальный символ для признака номера ответа и разделитель между номером и текстом ответа) . В дальнейшем будем считать, что в тексте ответа цифры отсутствуют, сами ответы расположены по порядку возрастания номеров, а номера расположены н начале строки.

Так как работа устройства несколь ко отличается для случаев перестанов ки ответа вверх или вниз, то мы рассмотрим их отдельно, хотя способ работы один ак ов .

Пусть абонент хочет поместить на экране блэка 4 после ответа номер

"2" ответ с номером "5". Для этого набирают номер ответа, выбранного первьм, т.е. цифру "2". При этом код последней из блока 5 по входу 19 (фиг.2 ) заносится в регистр 12. Затем нажимают клавишу продолжения выбора. При этом из блока 5 в блок 6 ранжирования поступает импульс, кот. рый по входу 28 передним фронтом запускает распределитель 9 импульсс,и, а задним фронтом устанавливает в ")" триггер 14 (в исходном состоянии триггер находится в "0"). Так как н момент запуска распределителя 9 и. пульсов по шине 30 на него поступает "0" с выхода триггера 14, то сд:ис не запускается и после окончания ю:.пульса запуска на входе 28 распред литель 9 импульсов вырабатывает импульс установки номера. Последний à шине 31 поступает на элементы И 1с и 17. Так как триггер 14 в этот момент уже находится н "1", то срабаты вает элемент И 16, импульс с которо

ro по шине 27 открывает элемент И 11.

В результате содержимое регистра 12 по цепи — шина 22-элемент И 15-шина

23 заносится в регистр 13. В результате в обоих регистрах оказываетН2И °

860049

Затем набирают. номер ответа, выбранного вторьм,т.е. цифру "5".

При этом код последней из блока 5 по входу 19 заносится в регистр 12.

В результате в регистре 13 оказывается цифра "2", а в регистре 12 5 цифра "5" . Далее вновь нажимают клавишу продолжения выбора. При этом из блока 5 в блок б ранжирования вновь поступает импульс, который по входу 28 запускает распредели- t0 тель 9 импульсов и подтверждает состояние триггера 14. Так как в момент запуска распределителя 9 импульсов по шине 30 на него поступает "1" с выхода триггера 14, то запускается сдвиг. Для этого прежде всего распределитель 9 импульсов по выходу 33 прекращает работу блока 4, который в свою очередь блокирует работу блока 5. Затем распределитель 9 импульсов по шине 35 запускает счетчик 10 20 адреса, выход 39 которого подключен к адресному входу блока 3 основной памяти. По командам распределителя 9 импульсов по выходе 34 в блок 3 основной памяти осуществляется выборка содержи- 25 мого ячеек по адресу со счетчика 10 адреса. Выбранный код по входу 18 поступает на схему 11 сравнения. В соответствии с управляющим сигналом, поступающим по шине 25 распределителя

9 импульсов открывается второй вход схемы 11 сравнения, на который по шине 21 подается содержимое регистра 13. Счетчик 10 адреса последовательно перебирает все адреса блока 3 основной памяти до тех пор, пока содержимое регистра 13 не совпадает с содержимым одной из ячеек блока 3 основной памяти. В этом случае схема 11 сравнения выбаратывает сигнал, который по шине 24 поступа- 40 ет в распределитель 9 импульсов (в блоке 6 ранжирования) . Под воздействием этого сигнала последняя вырабатывает сигнал занесения адреса, который по выходу 38 подается в 45 блок 7 сдвига. В блоке 7 сдвига сигнал занесения адреса по входу 61 (фиг.3) поступает на распределитель 40 импульсов, который по шине 60 разрешает занесение адреса в регистр 44 50 адреса (адрес поступает на вход 49 .с выхода 39 блока ранжирования).

Далее в блоке 6 ранжирования (фиг. 2) вновь запускается счетчик

10 адреса и распределитель 9 импульсов по выходу 34 разрешает выборку в блоке 3 основной памяти. Однако в этом случае по шине 25 pacnpeg".елитяль 9 импульсов открывает третий вход схемы 11 сравнения так, что содержимое ячеек памяти сравнивается с со- 60 держимым регистра 12, поступающим по шине 20. В случае сравнения кодов сигнал со схемы 11 сравнения по шине 24 поступает на распределитель 9 импульсов, который вторично вырабатывает сигнал занесения адреса.

Последний с выхода 38 поступает на вход 62 (фиг. 3) и на распределитель 40 импульсов (в блоке 7 сдвига), который по шинам 53 и 70 разрешает занесение адреса в счетчики 42 и 41 соответственно. Распределитель 9 импульоов (фиг.2), кроме того, формирует сигнал запуска сдвига, который с его выхода 36 поступает на блок 7 сдвига. В блоке 7 сдвига сигнал запуска сдвига по входу 69 (фиг. 3) поступает на входы элементов И 47 и 48, другие входы которых шинами 67 и 68 соединены со схемой

45 сравнения. Последняя осуществляет контроль содержимого счетчика 41 и регистра 44 адреса, которое поступает по шинам 66 и 59. Так как в нашем случае в счетчике 41 адреса находится адрес начала ответа с номером "5", а в регистре 44 адреса — адрес ответа с номером "2", и они расположены в порядке возрастания, то содержимое счетчика 41 адреса больше содержимого регистра 44 адреса, в результате чего схема 45 сравнения формирует сигнал (потенциал) на шине 67.

Вследствие этогэ сигнал запуска сдвига поступает на распределитель 40 ймпуль— сов по цепи — вход 69-элемент И 47 — ши— на 64 и запускает сдвиг вверх.

Сдвиг вверх состоит из трех этапов. На первом этапе вариант ответа с номером "5! (одна строка экрана) передается из блока 3 основой памяти в блок 8 буферной памяти. На. втором этапе осуществляется сдвиг содержимого строк в блоке 3 основной памяти так, что вариант ответа с номером "4" передвигается на пятую строку (строка с вопросом имеет нулевой номер), а с номером "3" — на четвертую строку. На третьем этапе вариант ответа с номером "5" из блока 8 буферной памяти заносится в блок 3 основной памяти, причем на третью строку. Таким образом, если до нажатия клавиш информация была расположена в таком порядке (первоначальное расположение): вопрос, "1" ответ, "2" ответ, "3" ответ; "4" ответ, "5" ответ, "б" ответ, то после нажатия клавиш порядок расположения информации в блоке 3 основной памяти и на экране блока 4 изменится: вопрос, "1" ответ, "2" ответ, "5" ответ, "3" ответ; "4" ответ, "б" ответ, Рассмотрим работу блока 7 сдвига (фиг. 3) подробнее. Для удобства обозначим количество символов в строке экрана через И+1 (удобно выбирать й-б3), адрес начала строки с ответом номер "2" — через А, а с ответом номер "5" — через В. Тогда содержимое регистра 44 адреса есть А, а счетчиков 41. и 42 адреса — В ° На первом этапе адрес с выхода 51 счетчика 43 поступает на адресный вход

860049 блока 8 буферной памяти, а с выхода

71 счетчика 41 — на адресный вход блока 3 основной памяти. По командам распределителя 40 импульсов по выходу 61 запускается считывание в блоке 3 основной памяти, а по выходу 58 — запись в блок 8 буферной памяти. При этом содержимое счетчика

43 по шине 55 изменяется от и Ои (в исходном состоянии этот счетчик сброшен) до й, а счетчика 41 по шине 70 — от В до В + и . Этот процесс оканчивается тогда, когда после прибавления очередной и1и по шине 55, счетчик 43 адреса формирует с игнал окончания переписи, который

15 по шине 54 поступает на распределитель 40 импульсов, после чего счетчик 43 гасится. Иа этом первый этап прекращается.

На втором этапе вначале сигналом с распределителя 40 импульсов по шине 53. Щ вычитается и1и из содержимого счетчика 42 адреса. Затем по адресу с выхода 50 этого счетчика в блоке 3 основной памяти осуществляется считывание. Выбранный код записывается 25 по новому адресу, который поступает в блок 3 основной памяти с выхода

71 счетчика 41. При этом управление считыванием-записью в блоке 3 основной памяти осуществляется по сигналам с выхода 61 распределителя 40 импульсов. После каждого такого цикла переписи содержимое счетчиков 41 и

42 адреса уменьшается на "1и по шинам 70 и 53, Так пРодолжается до тех пор, пока схема 46 сравнения, в которую информация поступает по шинам 52 и 56, не выдает сигнал совпадения содержимого счетчика 42 и регистра 44 адреса, который по шиь 40 не 57 поступает на распределитель

40 импульсов. В результате содержимое счетчика 42 адреса изменяется от

В-1 до А, а счетчика 41 адреса — от

В + N до А + N + 1. На этом второй этап прекращается. 45

На третьем этапе адрес с выхода

51 счетчика 43 поступает на адресный в ход блока 8 буферной памяти, а с вый хода 71 счетчика 41 — на адресны вход блока 3 оснозной памяти. Распре-- О

58 делитель 40 импульсов по выходч запускает считывание в блоке 8 буферной памяти и по выходу 61 запись в блоке 3 основной памяти. Содержимое счетчиков 41 и 43 адреса увеличиватся на и1и после каждого цикла

40 переписи сигналами распределителя импульсов, по шинам 70 и 55. Так продолжается до тех пор, пока после прибавления очередной и1и счетчик

43 адреса не сформирует сигнал окон- 69 чания переписи. Последний по шине

54 поступает на распределитель 40 импульсов, после чего счетчик 43 гаситВ результате содержимое счетчися.

+ N + ка 41 адреса изменяется от А + цо A + 2N, + 1, а содержимое счетчика 43 - от 0 до N. Ha этом сдвиг прекращается и распределитель 40 импульсов формиру т сигнал окончания сдвига, который с выхода 63 поступает на вход 37 распределителя 9 импульсов в блоке 6 ранжирования (фиг.2).

Последний прежде всего формирует импульс установки номера. Так как триггер 14 находится в и1", то как это описано ранее содержимое регистра 12 передается в регистр 13. В результате и и в обоих регистрах окажется 5

После этого распределитель 9 импульсов о выходу 33 запускает блок 4, который в свою очередь снимает с блокировки блок 5. Таким образом, абонент видит на экране после ответа с номером 2 ответ с номером и5и и получает возможность дальнейшей перестановки ответов (ранжирования).

Далее набирают номер ответа, выбранного третьим, и вновь нажимают клавишу продолжения выбора, после чего ответ, выбранный третьим, располагают на экране, и соответственно, в блоке 3 основной памяти вслед за вторым. Так, если набирают цифру и4и и нажимают клавишу продолжения выбора, то образуется следующий поря1 ° и и и док ответов: вопрос; 1 ответ; ответ, и5и ответ, и4и ответ; "3" ответ; иби ответ.

Это выполняется аналогично описанному ранее.

Таким образом, мы рассмотрелм перестановку ответа вверх.

Ранее отмечалось, что работа.устройства несколько отличается для случая перестановки ответа вниз. Рассмотрим эти отличия, исходя из первоначального расположения информации на экране (и, соответственно, в блоке 3 основной памяти).

Пусть абонент хочет поместить на экране после ответа номер и5и ответ с номером и2и. Для этого набирают иф "5" нажимают клавишу продолжеци фру

"2и и ния выбора, набирают цифру и вновь н нажимают клавишу продолжения иг. 2) выбора. При этом в регистре 13 (фиг. оказывается и5и, а в регистре 12 и2и, так,что к моменту поступления сигнала запуска сдвига на вход 69 блока 7 сдвига (фиг. 3) содержимое счетчика 41 адреса оказывается меньше содержимого регистра 44 адреса.

B результате этого схема сравнения

45 формирует сигнал на шине 68. Вследствие этого сигьал запуска сдвига поступает на распределитель 40 импульсов по цепи — вход 69-элемент

И 48-шина 65 и запускает сдвиг вниз.

Сдвиг вниз, как и сдвиг вверх, состоит из трех этапов, причем первые этапы в обоих случаях одинаковы.

На втором этапе осуществляется сдвигсодержимого строк в блоке 3 основной памяти так, что вариант ответа с

860049 нсмером "3" передвигается на вторую стрс ку, с номером "4" — на третью, а с номером "5" — на четвертую стро ку. На третьем этапе вариант ответа с номером "2" из блока 8 буферной памяти заносится на пятую строку блока 3 основной памяти. Таким образом, после нажатия клавиш устанавливается такой порядок расположения информации в кадре: вопрос, "1" ответ, "2" ответ,™б" ответ.

Как и ранее, будем считать, что содержимое регистра 44 адреса есть А, а счетчиков 41 и 42 адреса — B (это означает, что адрес начала строки с ответом номер "2" есть В, а с ответом номер "5" — А). Тогда после первого этапа в счетчике 41 адреса, как и ранее образуется В + N. На втором этапе вначале сигналом с распределителя 40 импульсов по шине 70 20 к содержимому счетчика 41 адреса прибавляется "1". Затем в блоке 3 ос— новной памяти осуществляется сдвиг информации, причем считывание производится по адресу со счетчика 41, а запись — по адресу со счетчика 42.

Содержимое счетчика 41 и 42 адреса после каждого цикла переписи увеличивается на "1" сигналами распределителя 40 импульсов по шинам 70 и 53.

Сдвиг прекращается при совпадении содержимого счетчика 42 адреса и регистра 44 адреса. В результате содержимое счетчика 42 адреса изменяется от В до А, а счетчика 41 адреса — от В + и + 1, до А + N + 1.

На третьем этапе осуществляется перепись содержимого блока 8 буферной памяти в блок 3 основной памяти, причем считывание выполняется по содержимому счетчика 43, а за- 40 пись — по содержимому счетчика 42 адреса. В результате содержимое счетчика 42 адреса изменяется от A до А + N а счетчика 43 — от 0 до N.

Для прерывания процесса ранжирования набирают номер последнего ответа и нажимают клавишу окончания выбора. После этого, как и ранее, ответ, выбранный последним, располагают вслед за предыдущим т.е. под ним. Од- gp нако при продолжении ранжирования следующий ответ .оставляют на экране блока 4 (и. в блоке 3 основной памяти) на том же самом месте, т.е. как бы начинают ранжирование сначала.

Разница заключается в том, что ответы к этому моменту уже могут быть расположены не по порядку. При нажатии.клавиши окончания выбора из блока 5 к блок 6 ранжирования (фиг.2) поступает импульс, который по входу 60

29 передним фронтом запускает распределитель 9 импульсов, а задним Фронтом сбрасывает в "0" триггер 14.

Так как в момент запуска распредитепя импульсов по шине 30 в нее поступает "1" с выхода триггера 14, то запускается сдвиг, который выполняется так же, как это описано ранее.

После сдвига на вход 37 распределителя 9 импульсов поступает сигнал окончания сдвига, в ответ на который он формирует импульс установки номера.

Так как триггер 14 в этот момент уже находится в "0", то по шинам 31 и 32 открывается элемент И 17, импульс с которого по шине 26 гасит регистры 12 и 13. Далее работа устройства осуществляется аналогично.

Таким образом, вновь введенные блоки, узлы и связи позволяют повысить быстродействие известного устройства за счет сокращения затрат времени на ранжирование путем оперативной перестановки ответов в блоке основной памяти и одновременно на экране блока отображения. Одновременно повышается достоверность информации за счет увеличения степени нагляцности результатов ранжирования °

Формула изобретения

1. Устройство для упорядочения данных, содержащее блок набора данных, первый информационный выход которого соединен с первым информационным входом буферного регистра, блок вспомогательной памяти, вход и выход которого соединены соответственно с первым информационным выходом и вторым информационным входом буферного регистра, блок отображения информации, первый и второй информационные входы которого соединены соответственно со вторьм информационным выходом буферного ре -истра и первым информационным выходом блока основной памяти, причем второй информационный выход и первый информационный вход блока основной памяти соединены с третьими информационными соответственно входом и выходом буферного регистра, а управляющий вход блока набора данных соединен с выходом блока отображения информации, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит блок буфернои памяти, блок сдвига и блок ранжирования данных, причем второй информационныи «ыход блока набора данных соединен с первьи входом блока ранжирования данных, второй и третий входы которого соединены соответственно с третьим информационным выходом блока основной памяти и с первьи выходом блока сдвига, первый выход блока ранжирования данных соединон = первым управляющим входом блока основнои памяти, второй выхо -, блока ранжир:.н, ння соединен с первым адресным . ходом блока основ860049 нои памяти и с первым входом блока сдвига, второй и третий выходы блока ранжирования соединены соответственно со вторым и третьим входами блока сдвига, первый-четвертый выходы которого соединены соответственно со . вторым управляющим и со вторьм адресньм входами блока основной памяти, с адресным и управляющим входами блока буферной памяти, информационные вход и выходы которого соединены соответственно с четвертью информационным выходом и со вторым информационным входом блока основной памяти, пятый выход блока сдвига соединен с третьим входом блока ранжирования, пятый выход которого соединен с тр е- 15 тьим информационным входом блока отображения информации.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок ранжирования содержит два регистра, схему 20 сравнения, распределитель импульсов, счетчик адреса, триггер и три элемента И, причем первый вход блока соединен с информационньм входом первого регистра, с установочным эхо- 25 дом триггера и с первым запускающим входом распределителя импульсов, второй вход блока соединен с первым информационным входом схемы сравнения, второй и третий информационные вхо ды которой соединены соответственно с первым ныходом первого регистра и с выходом второго регистра, первый выход распределителя импульсов соединен с первьми входами первого и второго э :ментон И, второй выход распределителя импульсов соединен с управляющим нходом схемы сравнения,, выход которой соединен с первым блокирующим входом распределителя импульсов, прямой выход триггера соеди- 40 нен со вторым входом второго элемента И и со вторым запускающим входом распределителя импульсов, инверсный выход триггера соединен со вторьм входом первого элемента И, выход 4 которого соединен с управляющими входами регистров, второй выход первого регистра и выход второго элемента И через третий элемент И соединены с информационным входом второго регист- ра, третий-шестой выходы распределителя импульсов являются соотн тственно первьм, третьим, четвертым и пятью выходами блока, седьмой выход распределителя импульсов через счетчик адреса соединен со вторьм выхолом блока, третий вход которого соединен со вторым блокирующим входом распределителя импульсов, -.ðåòèà запускающий вход которого и гасящий вход триггера соединены с четверытм входом блока.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что бл«к сдвига содержит три счетчика адреса, регистр адреса, две схемы сраннения,два элемента И и распределитель импульсов, причем первый вход блока соединен с информационными входами первого, второго счетчиков адреса и регистра адреса, первые информационные выходы первого счетчика адреса и регистра адреса соединены со входами первой схемы сравнения, первыи, второй выходы которой соединены с первьми входами соответственно первого и второго элементов И, вторые входы элементов И, соединены со вторым входом блока, первый информационный выход второго счетчика адреса и второй информационный ныход первого =четника адреса соединены со нторьм выходом блока, вторые информационные выходы регистра адреса и второго счетчика адреса соединены через вторую схему сравнения с первьм блокирующим нхоцом распределителя импульсов, выходы первого, второго элементой И и третий вход устройства соединены соответственно с первьм, нторьм, третьим запускающими входами распределителя импульсов, признаковый выход третьего счетчика адреса соединен со вторык блокирующим входом распределителя импульсов, перный седьмой ныходы распределителя импульсов соединены соответственно с первьм, четвертьм, пятью выходами блока, со счетным входом третьего счетчика адреса, с упранлякщими входами первого, второго счетчиков адреса и регистра адреса, информационный выход третьего счетчика адреса является третьим выходом блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 511683, кл. G 06 f 3/04, 1977.

2. Авторское свидетельство СССР

9 413473, кл, G 06 f 3/06, 1976.

3. Патент США У 3760375, кл. 340-172,5, 1976 (прототиц).