Устройство для вычисления логарифма числа

Устройство для вычисления логарифма числа

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву(22) Заявлено 130979 (21) 2848356/18-24

Союз Советских

Социалистических

Реслублин

<п>860067 р )м. кл.з с присоединением заявки ¹ (23) Приоритет

G 06 F 7/556

Государственный комитет

СССР ио делам изобретений и открытий

Опубликовано 300 Ц81. Бюллетейь № 32

Дата опубликования описания 3011.81 (53) УДК 681. Э (088. 8) (72) Авторы изобретения

М.Я.Орнщенко и Н.Л.Тумаков (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФИА

ЧИСЛА

Изобретение относится к вычислительной технике л предназначено для логарифмирования двоичных чисел по . произвольному основанию в двоичной. системе исчисления.

Известно устройство для вычисления логарифмов, содержащее входной, сдвигающий регистры, блок вычисления характеристики и дешифратор 111.

Недостаток этого устройстваниэкая точность.

Наиболее близким к предложенному является логарифмирукщее устройство, содержащее устройство для вычисления t5 логарифма числа, сдвиговый регистр, .дешифратор, блок памяти, регистр результата и сумматор, причем вход устройства соединен с входом сдвигового регистра, первая группа выходов 20 которого подключена к входам дешифратора, выходы которого соединены со входами блоКа памяти, блок вычисления характеристики, блок выделения остатка,.блок умножения блок деления и 25 второй дешифратор (2 j.

Недостаток такого устройства — невозможность вычисления логарифмов чисел по произвольному основанию и сложность устройства. 30 цель иэобретения - расширение функциональных возможностей за счет вычисления логарифма числа по произвольному основанию и упрощение устройства.

Поставленная цель достигается тем, что в устройство, содержащее вспомогательный регистр, коммутатор и блок управления, причем. вторая группа выходов сдвигового регистра подключена к входам блока управления, выходы которого подключены к управляющим входам сдвиговогь регистра, дешифратора, вспомогательного регистра, коммутатора, сумматора и регистра результата, выходы блока памяти через вспомогательный регистр подключены к первой .группе входов коммутатора, вторая группа входов которого соединена с третьей группой выходов сдвнгающего регистра, выход коммутатора соединен с первым входом регистра результата, второй вход которого подключен к выходу сумматора, вход которого соединен с выходом регистра результата.

На фиг. 1 дана блок-схема устройства; на фиг. 2 - вариант выполнения блока управления.

86006 7

О

20

Формула изобретения

Устройство содержит вход 1 устройства, сдвигающий регистр 2, блок 3 управления, .дешифратор 4, блок 5 памяти, вспомогательный регистр б, коммутатор 7, сумматор 8, регистр 9 ре зульт ат а.

Блок 3 управления содержит генератор 10 импульсов, элементы HE 11 и

12, регистры 13 и 14, элементы ИЛИ

:15"21, элементы ИЛИ-HE 22-24, элементы И 25-27.

Устройство работает следующим образом.

Логарифмируемое число N записывается в сдвигающий регистр 2.так, что íà era первых и выходах представлены разряды с весом 2о,... 2" " логарифмируемого числа, а на остальных

m+K выходах — разряды с весом

21 . 2 к, Логарифмирование производится за несколько этапов по формуле

log N +М1og 2 + l oq X + (l og Х

d Q а а

log Х ) Х

На первом этапе производится сдвиг логарифмируемого числа на соответствующее число двоичных разрядов с целью приведения этого числа к виду

1 а„.... а„„ .... в„.... в, При этом по сигналу блока 3 управления дешифратор 4 выдает на блок 5 памяти код, в соответствии с которым с выходов блока памяти во вспомогательный регистр 6 записывается число

1 о g а 2 и суммирует ся в суммат оре 8 столько раэ, на сколько разрядов произведен сдвиг числа. Результат заноситсяя в регистр 9 результата со знаком плюс, если сдвиг производится в сторону уменьшения, и со знаком минус, если сдвиг производился в сторону увеличения., так как сумматор обладает возможностью переключаться из режима суммирования в режим вычитания по командам блока управления.

На втором этапе по сигналу блока

3 управления дешифратор 4 производит дешифрирование числа а ... а, представленного на выходах регистра 2.

В результате с блока 5 на регистр б записывается число l og 1, а1 ... a так как блок памяти представляет собой набор многовходовых элементов

ИЛИ, сформированных так, что каждый выход дешифратора однозначно набирает на выходе блока памяти в двоич. ном коде логарифмы чисел 1 до 2 с дискретностью изменения входного числа 2.

На втором этапе через коммутатор

7 производится поочередное подключение выходов регистра б к сумматору 8, при этом подключаются только те выходы регистра 6, которым соответствует логическая единица на последних к выходах сдвигающего регистра 2.

Сумматор переключается из режима

d0 б5 сложения в режим вычитания таким образом, что по окончании второго этапа в регистре 9 результата будет записано число а а

+М l од 2 + log Х1 - l од Х л Х где Х„ = 1, а„,...а,„

rX = à, b„...Ь ..

В течение третьего этапа по сигналу блока 3 управления производится переключение в дешифраторе 4 так, что на выходе дешифратора появляется код, соответствующий дешифрированию числа а„а ... а + 1, и на регистр б с блока 5 памяти выдается Hog< X@ > где Х = X +2.

Так же, как и на втором, на третьем этапе производится поочередное подключение выходов регистра б в зависимости от значений последних (к) разрядов сдвигающего регистра 2 ко входу сумматора 8. По окончании третьего этапа в регистре 9 результата будет записано число

+М1og 2 + log Х +(1 од X - l од Х )Х

ol а 1 а 2 хьХ м log N

Устройство дает возможность вычислять значения логарифмов при любом основании.

Испытанный .макет для случая n = 16, m = 5, к = 7 имеет следующие характеристики: погрешностЬ вычисления логарифмов по основанию а = 10 во .всем диапазоне входных чисел 0-3 ° 10 быстродействие 5-6 мс для тактовой частоты 100 кГц.

1. Устройство для вычисления логарифма числа, содержащее сдвиговый регистр, дешифратор, блок памяти, регистр результата и сумматор, причем. вход устройства соединен с входом сдвигового регистра, первая группа .выходов которого подключена к входам дешифратора, выходы которого соединены со входами блока памяти, о т — л и ч а ю щ е е ся тем, что, с целью расширения функциональных воэможностей за счет вычисления логарифма число по произвольному основанию, в него введены вспомогательный регистр, коммутатор и блок управления, причем вторая группа выходов сдвигового регистра подключена к входам блока управления, выходы которого подключены к управляющим входам сдвигового регистра, дешифратора, вспомогательного регистра, коммутатора, сумматора-и регистра результата, выходы блока памяти через вспомогательный регистр подключены к первой группе входов коммутатора, вторая группа входов которого соединена с третьей группой выходов сдвигающего регистра, выход коммутатора соединен с первым

860067 входом сумматора, второй вход которого подключен к выходу регистра ре- зультата, вход которого соединен с выходом сумматора.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор импульсов, два инвертора, семь элемен=ов ИЛИ, два регистра, три элемента ИЛИ-НЕ и три элемента И, причем выход генератора импульсов через первый элемент О

HE соединен с первым и вторым входами первого регистра, выходы которого соединены с входами первого элемента ИЛИ, выход которого соединен с первыми входами первого элемента

И и первого .элемента ИЛИ-НЕ, второй и третий входы которого соединены с первым и вторым выходами первого регистра, четвертый вход и выход первого элемента ИЛИ-HE соединены соответственно с третьими выходом 20 и входом первого регистра, второй вход первого элемента И соединен с прямым выходом первого элемента НЕ, третий выход первого регистра через второй элемент НЕ соединен с первым и 25 вторым входами второго регистра, первая, вторая и третья группы выходов которого через второй, третий и четверт ый элементы ИЛИ со от ве т ст вен но подключены к первому, второму и третье- рО му входам второго элемента ИЛИ-НЕ, четвертый вход которого соединен с выходом второго регистра, выход второго элемента ИЛИ-HE соединен с третьим входом втоРого регистРа,входы пятого элемента ИЛИ соединены с входами блока управления, выход пятого элемента ИЛИ соединен с первыми входами шестого элемента ИЛИ и третьего элемента ИЛ:1-НЕ, вторые входы которых соединены соответственно с,.4О выходом третьего элемента ИЛИ-НЕ и входом устройства, выход шестого элемента ИЛИ соединен с первым входом второго элемента И, второй вход кото« рого соединен с третьим выходом первого регистра, входы третьего элемента И соединены соответственно с первыми выходами первого и второго регистров, входы седьмого элемента

ИЛИ соединены с выходами соответст" венно третьего элемента ИЛИ-НЕ и третьего элемента ИЛИ, второй выход первого регистра соединен с первым управляющим входом вспомогательного регистра, второй управляющий вход которого и управляющий вход регистра результата соединены с выходом перного элемента И, выходы второго и третьего элементов И соединены с первым и вторым управляющими входами сдвигового регистра, первый выход второго регистра и выход седьмого элемента ИЛИ подключены к первому и второму управляющим входам сумматора, выход второго элемента

ИЛИ соединен с управляющим входом дешифратора, выходы второй и третьей групп подключены к управлякщим входам коммутатора, выход шестого элемента ИЛИ соединен с управляющим входом блока памяти, выходы пятого элемента ИЛИ и третьего элемента

ИЛИ-HE подключены к третьему и четвертому управляющим входам сдвигового регистра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 489112, кл. G 06 F 15/20, 1974.

2. Авторское свидетельство СССР

9 624233, кл. G 06 F 15/20, 1978 (прототип).

8600 7

Составитель А. Зорин

Техред Т,Маточка Корректор М. Шароши

Редактор Н.Бушаева

Филиал ППП "Патент" ", r. Ужгород, ул. Проектная, 4

Заказ 7549/32 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 г