Стохастический интегратор

Стохастический интегратор

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ()860082

Д (61) Дополнительное к авт. свид-ву (22) Заявлено 031079 (21) 2828738 j18-24 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 300881 Ьюллетень Н9 32

Дата опубликования описания 300881

Р1 М „з

G 08 F 15/36

Государственный комитет

СССР но делам изобретений н открытий (53) УДК 681. 3 (088.8) (72) Авторы изобретения

В.Е. Мельник и Ю.А. Брюхомицкий ( (i

«I г

Таганрогский радиотехнический институт им. В.Д. Калмыкова (71) Заявитель (54) СТОХАСТИЧЕСКИИ ИНТЕГРАТОР

Изобретение относится к вычислительной технике и может быть исполь. зовано дЛя построения стохастических вычислительных устройств.

Известны стохастические интеграторы, содержащие реверсивный счетчик, вход которого является входом интегратора, а разрядные выходы подключены к разрядным входам блока стохастического кодирования, выход которого является выходом интегратора (1) и (2) .

Недостаток таких интеграторов отсутствие воэможности изменения ша- 1» га интегрирования в процессе их эксплуатации, что существенно сужает их функциональные возможности.

Наиболее близок к предлагаемому стохастический интегратор, содержа- 20 щий блок стохастического кодирования (схема сравнения, разрядные входы которой подключены к генератору случайных чисел), выход которого является выходом интегратора, реверсив- 25 ный счетчик, состоящий иэ и синхронных Т-триггеров (I — К-триггеров) и п блоков формирования переноса, причем выход блока формирования переноса iro разряда подключен ко входу блока 30 цепи переноса (1+1)-ro разряда и к

Т-входу триггера (i+1)-го разряда (3).

Такое устройство обладаь узкими функциональными возможностями (невозможность изменения шага интегрирования устройства в процессе его эксплуатации беэ применения соответствующих электрических и механических переключений). Это обьясняется тем, что входные приращения в таком устройстве должны быть фиксированными, с весом, равным весу единицы младшего разряда реверсивного счетчика. Поэтому изменение величины входных приращений (шага интегрирования) в известном устройстве влечет за собой необходимость введения соответствующих переключателей в схеме реверсивного счетчика, что существенно усложняет последний и снижает надежность устройства в целом. Вместе с тем, широкий круг практических задач, например решение систем дифференциальных и логических уравнений с использованием стохастических интеграторов, требует в общем случае наличия различных величин входных приращений интеграторов. Аналогичное требование возникает также в случае

860082 решения одной и той же задачи с раз ной точностью и скоростью.

Цель изобретения - расширение функциональных возможностей за счет обеспечения изменения шага интегрирования.

Поставленная цель достигается тем, что в стохастическом интеграторе, содержащем блок стохастическогQ кодирования, выход которого является выходом интегратора, и-разрядный реверсивный счетчик, первые входы разрядов которого соединены с соответствующими входами блока стохастического кодирования, второй выход каждого разряда реверсивного счетчика, кроме старшего разряда, соединен с первым входом соседнего старшего разряда реверсивный счетчик содер1 жит дополнительный нулевой разряд, вход которого соединен с третьим выходом первого разряда, а первый выход — с первым входом первого разряда, третий выход каждого разряда реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, соединен со вторым входом соседнего младшего разряда, кроме дополнительного нулевого разряда, второй выход старшего разряда реверсивного счетчика соединен со вторым входом соседнего младшего разряда, третьи входы разрядов реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, и второй вход старшего разряда подключены к синхронизирующему входу интегратора, каждый, начиная с четвертого по (K+3)-ый, вход каждого К-го разряда реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, и каждый, начиная с третьего псь (и+2)-ый, вход последнего старшего разряда соединен с четвертым выходом соотввтствующего соседнего мпадшвго разряда и вторым выходом дополнительного нулевого разряда.

Кроме того, каждый разряд дополнительного нулевого и старшего разрядов содержит триггер, первый, второй и третий элементы И, первый, второй и третий элементы ИЛИ, элемент HE u блок формирования переноса, первый вход которого соединен с Т-входом триггв) а и является первым входом разряда реверсивного счетчика, прямой выход триггера соединен с первыми входами первого элемента ИЛИ, первого 1и третьего элементов И, выход третввГо элемента И. является первым выходом разряда реверсивного счетчика, инвврсный выход триггера соеди нвн с первым входом второго элемента ИЛИ и является четвертым выходом разряда рвверсивного счетчика, каждый, начиная со второго по (1+1)-ый вход пврвого элемента И является соответствующим входом разряда реверсив ного счетчика, начиная с четвертого по (K+3)-ый, выход первого элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого является вторым входом разряда реверсивного счетчика, выход третьего элемента ИЛИ соединен со входом элемента HE со вторыми входами первого и второго, элементов ИЛИ и является третьим выходом разряда реверсивного счетчика, выход элемента ÍÅ ñîåдинен со вторым входом третьего элеи! мента И и первым входом второго элемента И, второй вход которого явля— ется третьим входом разряда ревер. сивного счетчика, а выход соединен с С-входом триггера, выходы первого и второго элементов ИЛИ соединены соответственно со вторым и третьим входами блока формирования переноса, выход которого является вторым выходом разряда реверсивного счетчика.

20 Старший разряд реверсивного счетчика содержит триггер, первый, второй и третий элементы И и элемент НЕ, причем Т-вход триггера является первым входом старшего разряда ревер25 сивного счетчика, прямой выход триггера соединен с первыми входами первого и третьего элементов И, выход третьего элемента И является первым выходом старшего разряда реверсивного счетчика, каждый начиная со второго по (n+1)-ый, .вход первого элемента И является соответствующим входом старшего разряда реверсивного счетчика, начиная с третьего по (n+2)-ый, выход первого элемента И соединен со входом элемента HE и является вторым выходом старшего разряда реверсивного счетчика, выход элемента НЕ соединен со вторым входом третьего элемента И и первым входом второго эле4О мента И, второй вход которого является вторым входом старшего разряда реверсивного счетчика, а выход соединен с С-входом триггера.

ДополнитеЛьный нулевой разряд реверсивного счетчика содержит триггер и источник постоянного сигнала логической единицы, выход которого является первым выходом дополнительного нулевого разряда реверсивного счетчика. Т-вход триггера является входом дополнительного нулевого разряда реверсивного счетчика, а инверсный выход — вторым выходом дополнительного нулевого разряда реверсив55

На фиг. 1 приведена блок-схема стохастического интегратора; на фиг. 2 — схема (1+1) -го разряда реверсивного счетчика(1 = 0,1,2,... (n-2)

Стохастический интегратор имеет

60 синхронизирующий вход 1, дополнительный нулевой разряд 2 и и разрядов 2, 2 ...2 «2> реверсивного счетчика, блок 3 стохастического кодирования, выход которого является

65 выходом 4 стохастического интегратора, 860082

И 10„ и ко входу элемента И 12„+„,выход 20„-+ которого соединен со вхо-. дом (i+1)-го разряда блока 3 стохастического кодирования. Инверсный выход триггера 9„ + через выход 19.+< подключен на входы элементов И 10 всех старших разрядов счетчика. Выход элемента И 10,(+ соединен со вторым входом элемента ИЛИ 15 „, выход 21„+„ которого подключен ко входу 7; i-го разряда, а через элемент НЕ 16„.+< — ко входам элементов

И 12 + и lljyg . Выход последнего подключен к С-входу триггера 9(Выход блока 3 стохастического кодирования подключен к выходу 4 устройства.

Следует отметить отличие дополнительного нулевого и старшего п-го разрядов от остальных разрядов.Триггер 9 нулевого разряда предназначен для хранения масштабной единицы (маркера) при работе интегратора с минимальным шагом. Этот триггер не работает в счетном режиме, его С4$

Я

$5

Любой (i+1)-ый разряд реверсивного счетчика, за исключением дополнительного нулевого и старшего разрядов имеет (см. фиг. 2) вход для сиг-! налов переноса 5;+, входы б;,, б; + (...6 „„, связывающие его с соседними мпадшими 1 разрядами, вход 7 .для сигнала блокировки счета, синхронизирующий вход 8;+„, триггер 9 +, первый 10,.„, второй 11„ „ и третий

12 +„„ элементы И, первый 13(+„, второй О

i14 +„ и третий 15 + элементы ИЛИ, элемент НЕ 16,;+„, блок 17„,„ формирования переноса, выход 18(+ для сигналов переноса, инверсный выход 194 триггера, прямой выход 20„+„ (1+1)-го разряда, выход 21„.,„для сигнала бло1 1 кировкн счета.

Вход интегратора 1 подключен ко входам 8 всех разрядов реверсивного счетчика, кроме дополнительного нулевого. Вход 5< +< для сигнала пере- 2О носа в (i+1)-ый разряд подключен к выходу 18 для сигнала переноса из соседнего младшего i-го разряда, а также к Т-входу триггера 9„ + . (i+1) ,з 1 .1 входов б„+., б q+q 6 „+, элемента 2$

И 10„.+„ подключены к инверсным выходам всех триггеров соседних младших разрядов счетчика. Вход 7„. „ подключен к выходу 21„ (i+2)-го разряда и ко второму входу элемента ИЛИ 15„. .

Первые входы элементов ИЛИ 13 + и

144, подключены соответственно к прямому и инверсному выходам триггера 9 +„ . Вторые входы этих элементов соедйнены между собой и подключены к выходу элемента ИЛИ 15„ < и к выходу 21 (i+1)-го разряда счетчика, а выходы подключены соответственно ко второму и третьему входам блока формирования переноса 17„+„ . Прямой выход триггера 9„+< подключен 4О также к (i+2) му входу элемента вход не подключен ко входу l устройства, а прямой выход не подключен к блоку 3. Кроме того, дополнительный нулевой разряд не имеет блока 17 формирования переноса. Поэтов му он не содержит элементов И 10,, 11, 12„, ИЛИ .13о, 1,, 15„и элемента НЕ 16О . Вход 5 блока формирования переноса первого разряда подключен к источнику постоянного сигнала логической единицы.

Старший и-ый разряд не имеет блока 17п формирования переноса элемен тов ИЛИ 13н и 14 и входа 7>, в силу этого отпадает также необходимость в элементе ИЛИ 15н.

Упоминаемый в формуле изобретения индекс порядкового номера разряда реверсивного счетчика К имеет следующие пределы изменения: 2,3...n.

Устройство работает следующим образом.

Перед началом процесса интегрирования в реверсивный счетчик заносится начальное значение подынтегральной . функции уо например, путем подачи параллельного кода у на установочные S-входы триггеров. Младший разряд записываемого кода должен содержать масштабную единицу (маркер), которая в преобразовании двоичного кода функции у в стохастическую последовательность не участвует. Так если интегратор содержит 10 числовых разрядов (n-10) и должен работать с шагом а х=2 6, то код начального значения функции уО имеет вид

О,у у у, у у у 10000.

Если необходимо, чтобы интегратор работал с минимально возможным шагом а,х=2 (используется вся разрядность), то код уо должен быть следующим У1 У2У ЪУ4 У Уь У7 У9 УФ 4О

Если начальное значение подынтегральной функции у равно нулю, то

О при занесении его в счетчик необходимо масштабную единицу записывать только в разряд, определяемый величиной шага интегрирования. Например, при УО=О,дх=2 код начального условия будет

0i00000100000.

Занесение начального значения подынтегральной функции с масштабной единицей автоматически настрайвает интегратор на работу с соответствующей величиной шага интегрирования.

Это достигается тем, что приращения ду, поступающие со входа 1 устройства на входы 8 всех разрядов, кроме нулевого, проходят лишь на

С-входы триггеров более старших разрядов по отношению к разряду, хранящему масштабную единицу. В разряд, хранящий масштабную единицу, а также в младшие по отношению к нему разряды приращения на С-входы триггеров не поступают.

860082

Например, интегратор, имеющий 10 числовых разрядов и один дополнительный, должен быть настроен на работу с шагом bх-"2 . В счетчик заносится код начального значения подынтегральной функции

5 у =О,у у у у у у 10000.

Единичные сигналы с инверсных выходов триггеров младших четырех разрядов и с прямого выхода триггера пятого разряда, хранящего масштабную единицу, вызывают срабатывание элементов И 10у ИЛИ 15g формирующих сиг нал блокировки счета. С выхода эле )ента ИЛИ 15я сигнал инвертируется элементом ИЛИ 16 и закрывает. элементы И 11, И 12 . В результате приращения +Ау не проходят через элемент И 11 на С-вход триггера 9. Сигнал с выхода элемента ИЛИ 15 проходит также через цепочку элементов

ИЛИ 15,,15,15 и 15),элементы НЕ 164,20

16, 16 g, 16 и запрещает поступление приращений +ау через элементы

И 114, 11 >, 11, 11 на С-входы триггеров 94. 93. 9 zf 9), которые в течение всего интервала интегрирова- 5 ния остаются в нулевом состоянии.

Для того, чтобы триггеры в разрядах старше масштабного работали в счетном режиме (при сложении или вычитании), блоки формирования переноса

17, 17, 17 з, 174, 17 неработающих разрядов должны вырабатывать единичные сигналы. Это обеспечивается тем, что на всем интервале интегрирования в режиме сложения через элементы ИЛИ 13, 13, 13 Э, 134, 13, а в режиме вычитания через элементы

ИЛИ 144, 14« 14, 14 единичные сигналы с вйходов элементов ИЛИ 15„

15, 15з, 154, 15 поступают на соответствующие входы блоков формиро- 4О вания переноса 17), 17 . 17,, 174, 17 . Так как масштабная единица является только управляющей и не несет информации о величине и знаке Функции у, то она, во избежание искажения результата, не должна воприниматься блоком 3 стохастического кодирования. Это достигается тем, .что сигнал с прямого выхода триггера 9 блокируется элементом И 12, закрытым сигналом с элемента HE 16, и на вход блока 3 не поступает.

Посколвку в разряде старше масштабного элементы И 12 и ИЛИ 15 при заданном шаге интегрирования никогда не срабатывают, то на выходах элементов HE 16 этих разрядов будут существовать единичные сигналы, разрешающие прохождение через элементы

И 11 приращений fIIy С-входы триггеров 9, а через элементы И 12 — сиг- Щ налов с прямых выходов этих триггеров на входы блока 3.

Блок стохастического кодирования 3 обеспечивает преобразование текущего значения йодынтегральной 5 функции у в стохастическую тактиро. ванную последовательность g q ()) в соответствии с известным алгоритмом

l,если 33 ) R3

И)=

О,если 1 + Rj, $=),М, где R. -n — разрядные равномерно

3 распределенные случайные числа °

N — число статистических испытаний (шагов интегрирования) .

Предлагаемое изобретение, позволяющее реализовать стохастический интегратор с возможностью автоматического изменения величины шага ин> тегрирования путем простой корректировки кода начального условия, су ественно расширяют функциональные возможности этого устройства. Так, очень эффективно использование предлагаемого интегратора в различных системах моделирования, в которых в целях оптимизации модели требуетjew оперативно изменять ее параметры в процессе многократного просчета, Формула изобретения

1. Стохастический интегратор, содержащий блок стохастического кодирования, выход которого является выходом интегратора, и-разрядный реверсивный счетчик, первые выходы разрядов которого соединены с соответствующими входами блока стохастического кодирования, второй вход каждого разряда реверсивного счетчика, кроме старшего разряда, соединен с первым входом соседнего старшего разряда, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей за счет обеспечения изменения шага ицтегрирования, реверсивный счетчик содержит дополнительный нулевой разряд, вход которого соединен с третьим выходом первого разряда, а первый выход — с первым входом первого разряда, третий выход каждого разряда реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, соединен со вторым входом соседнего младшего разряда, кроме дополнительного нулевого разряда, второй выход старшего разряда реверсивного счетчика соединен со вторым входом соседнего младшего разряда, третьи входы разрядов реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, и второй вход старшего разряда подключены к синхронизирующему входу интегратора, каждый, начиная с четвертого по (К+3)-ый, вход каждого К-го разряда реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, и каждый, начиная с третьего

860082

10 по (и+2)-ый, вход старшего разряда соединен с четвертым выходом соответствующего соседнего младшего разряда вторым выходом дополнительного нулевого разряда °

2. Интегратор по п. 1, о т л ич а ю шийся тем, что, каждый разряд, реверсивного счетчика, кроме дополнительного нулевого и старшего разрядов, содержит триггер, первый, второй и третий элементы И, первый, второй и третий элементы ИЛИ, элемент НЕ и блок формирования переноса, первый вход которого соединен с Твходом триггера и является первым входом разряда реверсивного счетчика, прямой выход триггера соединен с первыми входами первого элемента ИЛИ, первого и третьего элементов И, выход третьего элемента И является первым выходом разряда реверсивного счетчика, инверсный выход триг- Щ гера соединен с первым входом второго элемента ИЛИ и является четвертым выходом реверсивного счетчика, каждый, начиная со второго по (1+1)-ый, вход первого элемента И является соответствующим входом разряда реверсивного счетчика, начиная с четвертого по (К+3)-ый, выход первого элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого является вторым входом разряда реверсивного счетчика, выход третьего элемента ИЛИ соединен со входом элемента НЕ, со вторыми входами первого и второго элементов ИЛИ и является третьим выходом разряда реверсивного счетчика, выход элемента НЕ соединен со вторым входом третьего элемента И и первым входом второго элемента И, второй вход которого является третьим входом разря- 40 да реверсивного счетчика, а выход соединен с С-входом триггера, выходы первого и второго элементов ИЛИ соединены соответственно со вторым и третьим входами блока формирования переноса, выход которого является вторым выходом разряда реверсивного счетчика.

3. Интегратор по пп. 1 и 2, о тл и ч а ю шийся тем, что старший разряд реверсивного счетчика со,держит триггер, первый, второй и третий элементы И и элемент НЕ, причем

Т-вход триггера является гервым входом ста хаего разряда реверсивного счетчика, прямой выход триггера соединен с первыми входами первого и третьего элементов И, выход третьего элемента И является первым выходом старшего разряда реверсивного счетчика, каждый, начиная со второго по (n+1)-ый, вход первого элемента И является соответствующим входом старшего разряда реверсивного счетчика, начиная с третьего по (и+2)-ый, выход первого элемента И соединен со входом элемента НЕ и является вторым выходом старшего разряда реверсивного счетчика, выход элемента НЕ соединен со вторым входом третьего элемента И и первым входом второго элемента И, второй вход которого является вторым входом старшего разряда реверсивного счетчика, а выход соединен с С-входом триггера.

4. Интегратор по пп. 1-3, о т л и ч а ю шийся тем, что дополнительный нулевой разряд реверсивного счетчика содержит триггер и источник постоянного сигнала логической единицы, выход которого является первым выходом дополнительного нулевого разряда реверсивного счет1 чика, T-вход триггера является входом дополнительного нулевого разряда реверсивного счетчика, а инверсный выход — вторым выходом дополнительного нулевого разряда реверсивного счетчика.

Источники информации, принятые во внимание при экспертизе

1 ° Авторское свидетельство СССР

9 344458, кл. G 06 F 15/36, 1972.

2. Авторское свидетельство СССР

9 428411, кл. G 06 F 15/36, 1974.

3 ° Федоров Р.Ф... Яковлев В.В., Добрис Г.В. Стохастические преобразователи информации. Л., Машиностроение, 1978, с. 124, рис. 46 (прототип) .