Квадратор

Квадратор

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ С Н%33ЬСТВУ

Союз Советскии

Социалист ическиз

Республик (11) 860088

® (61) Дополнительное к авт. саид-ву-— (я)м. кл.з (22) Заявлено 130779 (21) 2798804/18-24 с присоединением заявки Й©(23) Приоритет—

G 06 G 7/20

Гасударственный комнтет

СССР яо ямам изобретений я открмткй

Опубликовано 300881 Бюллетень ® 32

Дата опубликования описания 30.08.81 (53) УДК 681. 335 (088.8) (72) Авторы изобретения ю

П.П. Першенков, Б.В. Султанов, Э.Ф;. Шахов и В.М. Ипяндин

1 ! (71) Заявитель

Пензенский политехнический институт (54) КВАДРАТОР

Изобретение относится к аналого.вой и аналого-цифровой вычислительной технике.

Известен квадратор, содержащийинтегратор и генератор линейно изменяющегося напряжения (11.

Его недостаток — низкая точность преобразования, так как. в функцию преобразования устройства входит постоянная времени генератора линейно изменяющегося напряжения.

Наиболее близок к предлагаемому квадратор, содержащий два интегратора, четыре ключа, источник опорного напряжения, два нуль-органами узел управления, формирователь временного интервала, первый вход первого интегратора соединен с выходом первого ключа, а первый вход второго интегратора соединен с выходом второго ключа, входы первого и второго клю чей связаны с входной шиной устройства, вторые входы первого и второго интеграторов соединены соответственно 2 с выходом третьего и четвертого ключей, входы которых связаны с выходом источника опорного напряжения, выход первого интегратора подключен к выходу первого нуль-органа, а выход второго интегратора подключен к выходу второго нуль-органа, выходы обоих нуль-органов соединены с соответствующими входами узла управления, выходы узла управления связаны с выходом формирователя временного интервала и управляющими входами ключей, выход формирователя временного интервала соединен с выходной шиной устройства (21.

Недостатками такого квадратора являются низкая точность и низкое быстродействие.

Низкое быстродействие обусловлено тем, что цикл преобразования состоит из трех тактов. Низкая точность преобразования — тем, что в укаэанном устройстве осуществляется перемножение интегральных значений входного сигнала, взятых в разные моменты времени. В первом такте интегрируется напряжение вторым интегратором в течение времени Т, и только по окончании этого такта происходит интегрирование входного напряжения первым интегратором в течение интервала времени Т . При преобразовании непостоянных напряжений это обстоятельство приводит к наличию динамической погрешности, так как

860088 за время первого такта входное напряжение может измениться.

Цель изобретения — повышение точности и быстродействия квадратора.

Поставленная цель достигается тем,, что квадратор, содержащий интегратор, узел управления, источник опорного напряжения, нуль-орган, вход которо,го соединен с выходом интегратора, а выход подключен к первому входу узла управления, формирователь временного интервала, вход которого соединен с первым выходом узла управления,а выход является выходом квадратора,до-, полнительно содержит два усилителя постоянного тока, два элемента с управляемой проводимостью, два перек- 15 лючателя, два масштабных резистора, аналоговое запоминающее устройство и генератор тактовых импульсов, выход которого соединен со вторым входом для управления, первый информа- 20 ционный вход первого переключателя соединен со входом аналогового запоминающего устройства и является входом квадратора, второй информационный вход первого переключателя соеди- р нен с выходом источника опорного напряжения, с первым информационным входом второго переключателя и выходом первого элемента с управляемой проводимостью, второй информационный .вход второго переключателя соединен с выходом аналогового запоминающего устройства, выход первого переключателя через первый масштабный резистор, а выход второго переключателя через второй элемент с управляемой проводимостью соединены с входом первого усилителя постоянного тока, выход которого соединен с управляющими входами первого и второго элементов с управляемой проводимостью, 4О выход первого элемента с управляемой проводимостью соединен с входом второго усилителя постоянного тока, между входом и выходом которого включен второй масштабный резистор, выход второго усилителя постоянного тока соединен с входом интегратора, управляющие входы переключателей и управляющий вход аналогового запоминающего устройства подключены ко вто- р рому выходу узла управления.

На чертеже приведена блок-схема квадратора.

Хвадратор содержит интегратор 1, нуль орган 2, узел 3 управления, аналоговое запоминающее устройство 4, первый и второй переключатели 5 и б, первый и второй элементы 7 и 8 управляемой проводимостью, первый и второй масштабные резисторы 9 и 10 пер- 4© вый и второй усилители 11 и 12 постоянного тока, источник 13 второго напряжения,формирователь 14 временногс интервала>, генератор 15 тактовых импульсов,.

Квадратор работает следующим образом.

B первом такте по команде с узла 3 управления переключатели 5 и б устанавливаются в верхнее положение.

Длительность первого такта Т задается узлом 3 управления.

В течение первого такта интегратор 1 заряжается выходным напряжением У„ (t) усилителя 12, которое пропорционально входному напряжению

Ух(t) . Для первого усилителя, охваченного отрицательной обратной связью через элемент 8, можно записать уравнение ()к () —.С Ч =а ооткуда где G — значение проводимости эле4 мента 8

R< — значение сопротивления резистора

Ч - напряжение источника опоро ного напряжения 13.

Выходное напряжение усилителя 12 определяют из уравнения чоткуда где R — значение сопротивления ре2 зистора 10;

G — значение проводимости второ2 го элемента 7.

В общем случае неидентичность характеристик элементов 7 и 8 с управляемой проводимостью приводит к тому, что проводимости G u G не равны между собой, т.е. где а - кОэффициент, учитывающий неидентичность характеристик элементов 7 и 8.

С учетом (1) и (3) уравнение (2) можно записать.в виде

За время первого такта T„ интегратор

1 заряжается до напряжения

О гдето - постоянная времени интегратора 1. 1 1

860088

Одновременно в первом такте происходит (по команде с узла 3 управления) запоминание инвертированного мгновенного значения входного напряжения квадратора в аналоговом запоминающем устройстве 4. Во втором 5 такте по команде с узла 3 управления. переключатели 5 и 6 переводятся в нижнее положение, при этом на выход второго переключателя 6 подключается выходное напряжение аналогового запоминающего устройства 4.В течение второго такта интегратор 1 разряжается до нуля выходным напряжением усилителя 12, которое обратно пропорционально мгновенному значению входного напряжения, запомненного в аналоговом запоминающем устройстве 4 в первом такте.

Момент равенства нулю выходного напряжения интегратора 1 фиксируется нуль-органом 2, который выдает 20

)сигнал на узел 3 управления. На вы ходе формирователя 14 временного интервала с помощью узла 3 управления формируется выходной интервал времени, длительность которого равна дли- Я5 тельности второго такта работы квадратора а1 T2 ° ()о, + Чд 6„=О, где Чд - выходное напряжение анало- 40 гового запоминающего устройства 4.

С учетом того, что V д „=- V, получают

6= Vo

ЧР„, (6) „т2 ua= w < j Ugly)dt

Находят выражение для выходного напряжения усилителя 12 U<(t), которым разряжается интегратор 1 во втором такте. Пренебрегая входным током усилителя 11, можно записать

Уравнение для входной цепи усилителя

12 имеет вид

О (О о2 R =О

I l откуда с учетом (3) и (б) получают

Во время второго такта напряжения на выходе интегратора 1 изменяется в соответствии с выражением

Приравнивая Ч »2 нулю и подставляя значения Vpq из (5) и U<(t) иэ (7), получают

gR а Ч 2р, откуда

Т2- ЧуТ1 КЧ », Я) Ч,»

0 где К = - - — постоянный коэффициент.

Vo

Как видно из выражения (8), неидентичность характеристик элементов

7 и 8 с управляемой проводимостью не приводит к дополнительным погрешностям, так как результат преобразования не зависит от коэффициента а, характеризующего их соотношения. Кроме того, как видно нз (8), значение выходной величины квадратора не зависит от отношения резисторов 9 и 10 и элементов 7 и 8.

Предлагаемый квадратор имеет более высокое быстродействие, чем известный (2), поскольку цикл преобразования состоит всего из двух тактов работы интегратора, в то время как цикл работы известного состоит из трех аналогичных тактов. Кроме того, предлагаемый квадратор обладает более высокой точностью..Последнее объясняется тем, что в нем осуществляется перемножение значений входного напряжения 0Х(t) (квадратнрование), взятых в течение одного и того же интервала времени — первого такта преобразования, следовательно, отсутствует, динамическая погрешность, свойственная известному квадратору.

Формула изобретения

Квадратор,содержащий интегратор, узел управления, источник опорного напряжения, нуль-орган, вход которого соединен с выходом интегратора, а выход подключен к первому входу узла управления, формирователь времен ного интервала, вход которого соединен с первым выходом узла управления, а выход является выходом квадратора, отличающийся тем, что, с целью повышения точности и быстродействия, он содержит два усилителя постоянного тока, два элемента с управляемой проводимостью, два переключателя, два масштабных резистора, аналоговое запоминающее устройство и генератор тактовых импульсов, выход которого соединен со вторым входом узла управления, первый информационный вход первого переключателя соединен со входом аналогового запоминающего устройства и является входом квадратора, второй информационный вход первого переключате860О88

Составитель И. Шелипова

Техред Т. Маточка Корректор У. Пономаренко

Редактор Н. Бушаева

Заказ 7550/32

Тираж 74 5 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ПЛП Патент, г. Ужгород, ул. Проектная, 4 ля соединен с выходом источника опорного напряжения, с первым информационным входом второго переключателя и входом первого элемента с управляемой проводимостью, второй информационный вход второго переключателя соединен с выходом аналогового запоминающего устройства, выход первого переключателя через первый масштабный резистор, а выход второго переключателя через второй элемент с управляемой проводимостью соединены с входом первого усилителя постоянного тока, выход которого соединен с управляющими входами первого

l и второго элемеHToB с управляемой проводимостью, выход первого элемента с. управляемой проводимостью соединен с входом второго усилителя постоянного тока, между входом и выходом ! ! которого включен второй масштабный резистор, выход второго усилителя постоянного тока соединен с входом интегратора, управляющие входы переключателей и управляющий вход аналогового запоминающего устройтсва подключены ко второму выходу узла управления.

Источники информации, принятые во внимание при экспертизе

1. Абдулаев И.М., Ахмедов Р ° М.

Функциональный аналого-цифровой преобразователь на интегральных микросхемах. — Приборы и техника эксперимента, 1976, 9 2, с. 87-88.

2. Селибер А.Б. и др. Универсальный аналого-цифровой преобразователь." Приборы и системы управления, 1977, 9 6, с. 38-39 (прототип).