Троичный счетный триггер

Троичный счетный триггер

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВ ЕТЕЛЬСТВУ

864503

Севз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву(22) Заявлено 240779 (21) 2816320/18-21 (sf)e. Kn.з с присоединением заявки N9—

Н 03 Х 3/29

Государственный комитет

СССР но деаам изобретений н открытий (23) Приоритет

Опубликовано 150981 Бюллетень t4934

Дата опубликовани я описания 15.0981 (53) УДК 621.375., 033 (088. 8) P2) Автор изобретения

A.Ñ.ÑààKÿí (71) Заявитель (54) ТРОИЧНЫЙ СЧЕТНЫИ ТРИГГЕР

Изобретение относится к многозначным потенциальным логическим элементам с пространственным представлением (K-фазное кодирование, К-значной) информации, в частности к счетным накапливающим по модулю .триггерам в интегральном исполнении.

Известен I-К-триггер, содержаций ведуцую и ведомую части, каждая из которых состоит из переключателей тока верхнего, среднего и нижнего уровней, два источника тока, источники четырех опорных напряжений и входные эмиттерные повторители (1).

Недостатком устройства являются 15 узкие функциональные возможности.

Известен триггер, содержащий ведущую и ведомую части и в каждой из ннх переключатели тока верхнего и нижнего уровней, в том числе первый перек- 20 лючатель тока ПТ1 верхнего уровня, обеспечивающий работу в режиме самоудержания ведущей части, коллектор. каждого. транзистора, в которои через эмиттерный повторитель (ЭП) подключен к одному выходу части и оттуда через делитель напряжения на резисторах соединен взаимно с базой другого эмит-! терно-связанного транзистора ПТ2 верхаего уровня, обеспечивающий прием (от 30,ведущего) информации ведомой частил базы транзисторов которых соединен с базами транзисторов ПТ1 соответственно, а коллекторы с базами транзисторов ЭП выходов ведомой части соответственно НТЗ нижнего уровня ведомой части, обеспечивающий работу в режиме самоудерживания ведомой части, коллекторы каждого транзистора в котором соединены с базой транзистора ЭП одного выхода ведомой части, а. база через делитель напряжения подключена к эмиттеру транзистора ЭП другого выхода ведомой части, ПТ4 нижнего уровня ведуцей части, базы транзисторов которого соединены с базами транзисторов ПТЗ соответственно, а коллекторы - с эмиттерами транзисторов tlT5 и ПТ6 верхнего уровня соответственно, базы информационного транзистора в одном из которых подключен к входу К, а в другом из которых " ко входу -I. Ведущая часть снабжена дополнительным транзистором, коллектор которою соединен с эмиттерами транзисторов ПТ1, а эмиттер — с эмит терами транзисторов ПТ4,ведомая часть снабжена дополнительным транзисто(ром, коллектор которого соединен с эмиттерами транзисторов ПТ2, а эмит-.

864503,тер - с эмиттерами транзисторов ПТЗ, базы дополнительных транзисторов через согласователь логического уровня подключен к входам CRS устройства i2 ).

Недостатком данных устройств яв,ляются узкие функциональные возможности, отсутствие воэможности работы для К-основания считывания, отличного от 2-х.

Цель изобретения — расширение функциональной воэможности устройства.

Для достижения поставленной цели в троичном счетном триггере с пространственным представлением (К-фазное, кодирование К-значной информации), содержащем ведущую и ведомую части, каждая иэ которых состоит иэ переключателей тока верхнего и нижнего уровней, источника тока в эмиттерных це.— пях переключателей токов нижнего уровня, входные эмиттерные повторители управляющих сигналов, все переключатели тока выполнены каждый на 3-х эмиттерносвяэанных транзисторах, без учета транзисторов, базы которых непосредственно или через согласователь логического уровня подключены к установочным (S Я.(, Я, К)входам, и к управляющему Т-входу, где база каждого транзистора в первом переключателе тока верхнего уровня ведущей части через делитель напряжения подключена к эмиттеру транзистора одного эмиттерного повторителя выходов ведущей части, а коллектор через диоды

Шотки соединен с базами транзисторов эмиттерных повторителей других двух выходов ведущей. части, базы транзисторов второго переключателя тока вер него уровня в ведомой части соответственно соединены с базами транзисторов первого переключателя тока, база каждого транзистора третьего переключателя -тока нижнего уровня ведомой части через делитель напряжения подключена к эмиттеру транзистора эмиттерного повторителя одного ЭП одного выхода ведомой части, а коллектор через диоды Шотки соединен с базами транзисторов эмиттерных повторителей других двух выходов ведомой части, базы транзисторов четвертого переключателя тока нижнего уровня ведущей части соответственно соединены с базами транзисторов третьего перек. лючателя тока, коллекторы транзисторов в четвертом переключателе тока, базы которых через делители напряжения соответственно подключены к выходам ведомой части (), О, Ц, соединены соответственно с эмиттерами транзисторов пятого, шестого и седьмого переключателей токов верхнего. уровня ведущей части, базы первых транзисторов в пятом, шестом и седьмом переключателях тока подключены к информационному входу Ху триггера, базы вторых транзисторов подключены к информационному входу Х триггера

f базы третьих транзисторов подключены к внутрисхемному источнику опорного напряжения Е, коллекторы транзисторов в первом переключателе тока, базы которых соответственно подключены к выходам Р., Ff F соединены с коллекторами эмиттерно-связанных в первом переключателе тока транзисторов, базы которых подключены соответственно к установочным входам

Я, Я, Яо, которые соответственно соединены с коллекторами первого,второго и третьего транзисторов в седьмом переключателе тока, коллекторы

15 первого, третьего и второго транзисторов соответственно в пятом, шестом и седьмом переключателях тока соединены между собой, коллекторы второго, первого и третьего транзисторов соответственно в пятом, шестом и

20 седьмом переключателях тока соединены между собой, коллекторы третьего, второго и первого транзисторов соответственно в пятом, шестом и седьмом переключателях тока соединены между собой, коллекторы транзисторов второго переключателя тока, базы транзисторов которых через делители напряжения подключены к выходам ведущей части F, Ff Г,соединены с коллекО .торами трайзисторов третьего переключателя тока, базы которых через делитель напряжения соединены,соответственно с выходами ведомой части

Q,Qf,02,выходы Ч„,Q,0 ведомой

35 части подключены к выходам y po ва.

На чертеже представлена принципиальная электрическая схема предложенного устройства.

Устройство солеожит ведущую и ведомую части, каждая. снабженная 3-мя выходами Г (, Fg H . 9ор соответствейно. Выходы вецомой части Оо Q, 0 подключены к выходам устройства. Опорные напряжения

4$ ПТ верхнего и нижнего уровня обозначены как Еп.(и Ер . Некоторые опорные напряжения явно не выделяются,так как они организованы на резисторных делителях между выЯ) . ходами Р,, Ff, F«g, gf, g< и шиной питания - Е. База 3-х эмйттерносвязанных транзисторов 1-3 в первом переключателе тока (ПТ1) верхнего ,уровня, обеспечивающем режим самоудеРживания ведущей части, и базы эмиттерно-связанных транзисторов

4-6 в ПТ2 верхнего уровня, обеспечивающем режим приема информации (от ведущей) ведомой части, через делители напряжения на резисторы 7 и 8„

40 9 и 10,11 и 12 подключены к выходам ведущей части Г, „,F соответственно. Базы 3-х транзисторов 13-15 в

ПТ4 нижнего уровня, обеспечивающем ! режим приема информации ведущей час-.

45 ти, и базы 3-х транзисторов 16-18

864503 в ПТЗ нижнего уровня, обеспечивающем режим самоудерживания ведомой части, через делители напряжения на резисторах 19 и 20, 21 и 22, 23 и

24 подключены к выходам ведомой части Q „Q, Яо соответственно. Синхронизирующий Т вход устройства подключен к базе транзистора 25 эмиттерного повторителя (ЭП) . В эмиттер-, ную цепь транзистора ЭП включены последовательно два резистора 26 и 27 и генератор тока (ГТ) на транзисторе 28. Точка между резисторами 26 и

27 ЭП подключена к б<-зе дополнительного транзистора 29, обеспечивающего переключение режима ведущей части, коллектор которого соединен с эмитте- 5 рами транзисторов 1-3 в ПТ1, а эмиттер транзистора 29 соединен с эмиттерами транзисторов 13-15 в ПТ4 и.через ГТ- с шиной питания -F.. Точка между резистором 27 и транзистором ГТ Щ

28 подключена к базе дополнительного транзистора 30, обеспечивающего перекI лючение режима ведомой части, коллектор которого соединен с эмиттерами транзисторов 4-6 в ПТ2, а эмиттер транзистора 30 соединен с эмиттерами транзисторов 16-18 в ПТЗ и через ГТс шиной питания -Е. В коллекторной цепи транзистора- 13 в ПТ4, база которого через делитель напряжения подключена к выходу Q<, включен ПТ5 на транзисторах 31-33. В коллекторной цепи транзистора 14 в ПТ4, базы которого через делитель напряжения подключены к выходу (},sêëþ÷åí ПТ6 на транзисторах 34-36. В коллекторной цепи транзисторов 15 в ПТ4, база которого через делитель напряжения на резисторах 21, 22 подключена к выходу 0 включен ПТ7 на транзисторах 37-39.

Нумерация транзисторов в ПТ5, ПТ6, 40

ПТ7 произведена нарастанием слева нап-.

paso. Базы первых слева транзисторов

31,34,37 в ПТ5 ПТ7 подключены к входу Х устройства для приема информации второй фазы входного операнда. Базы вторых слева транзисторов 32, 35, 38 в ПТ5, ПТ6, ПТ7 .подключены к входу

Х, для приема информации первой Ааэы входного операнда. Базы последних слева транзисторов 33, 36, 39 подключены к источнику Ев . Коллектор второго слева транзистора 32 в,OT5 соединен с коллектором первого слева транзистора 34 в ПТ6. Коллектор третьего слева транзистора 33 в ПТ5 соединен с коллектором второго слева транзистора >5

35 в ПТ6 и с коллектором первого слева транзистора 37 в ПТ7. Коллектор последнего слева транзистора 36 в ПТ6 соединен с коллектором второго слева транзистора 38 в ПТ7. Коллектор пер- щ вого слева транзистора 31 в ПТ5. соединен с коллектором последнего слева транзистора 36 в ПТ6. Коллектор пос леднего слева транзистора 39 в ПТ2.соединен с коллектором первого слева ранэистора 34 в ПТ6, Базы выходных ранэисторов 40-45 соответственно через резисторы 46-51 подключены к общей шине, а эмнттеры — к выходам ведущей части Г, F, F< и ведомой части Я, Я„„ Q соответственно. о

ПТ1 снабжен .дополнительно тремя, эмиттерносвяэанными транзисторами 5254, базы которых подключены соответственно к асинхронно-установочным входам S, S, S о устройства. К. асинхронно-установочнйм входам подключены также базы тран-исторов 55-57, эмиттерносвяэанные с транзистором 25 в

ЭП, база которого подключена к входу устройства. коллектор транзистора 54 в ПТ1, база которого подключена к входу S, коллектор транзистора 3 в

ПТ1, база которого через делитель напряжения на резисторах 11, 12 подключе-р на к выходу Го,,и коллектор транзистора 39 в ПТ7< база 58 которого подключена к Е, соединены между собой" и через диоды Шотки 59 и 60 подключены к базам всех исходных транзисторсв ведщей части, кроме выхода F, Кол.лектор транзисторов 53 и 2 в ПТ1,базы которых подключены к асинхронно-. установочному )входу S, через делитель напряжения на резисторах 9, 10 к выходу F и коллектор транзистора

38 в ПТ7, база которого подключена к выходу Х, соединены между собой и через диоды Шотки 61 и 62 подключены к базам всех выходных транзисторов ведущей части, кроме выхода F

Коллектор транзистора 52, 37 и 1, базы которых подключены к асинхронноустановочному входу S к входу Х и через делитель на резисторах 7, 8 напряжения — к выходу F<, соединены между собой и через диоды Шотки 63 и

64 подключены к базам всех выходных транзисторов ведущей части, кроме выхода F, Коллекторы транзисторов

6 и 18 в lIT2 и ПТЗ, базы которых через делитеЛи напряжения на резисторах, 11, 12 и 23, 24.соответственно подключены к выходам ведущей части F о и ведомой части Qo, соединены между собой и через диоды Шотки 65 и 66 подключены к базам всех выходных транзисторов ведомой части, кроме выхода

Q . .Коллекторы транзисторов 5 и 17 в flT2 и ПТЗ, базы которых через делители напряжения на резисторах

9, 10 и 21, 22 соответственно подключены к выходам F< и Q, соединены между собой и через диоды Шотки

67 и 68 подключены к базам всех выходных транзисторов ведомой части, кроме выхода Я . 1(оллекторы транзисторов 4 и 16 в ПТ2 и ПТЗ, базы кото-, Рых через делители напряжения на ре- . зисторах 7, 8 и 19, 20 соответственно подключены к выходам F< и О, соединены между собой и через диоды

69 и 70 подключены к базам всех выходных транзисторов ведомой части, 864503

Время t, т.с . время. когда Т=О

Время время t+1

Время t+1

Ток протекает

Выходы

Выходы

Входы

Выходы т

О,, 0 Q

Через тран- Через ре

sHcTopp N (зистор, М

F Г Г Я; Я,Я, 0 О - 1 О 0 15 39 18

56 47 1 О О

1 О О

О 1 О

1 О О 15 38 18

59 50

46 48

49 50

47 48

О 1 О

О О 1

О 1 О 14 35 17

1 О

О О 1

49 51

46 47 1 О О

1 О

О О 1 13 32 16

1 О О 15. 37 18

О О 1 13 31 1 6

1 О О

О 0 1

5Q 51

47 48

49 50

46 48

50 51

46 47

49 51

0 1

0 О 1

О 1 0

0 1 О

О 1

0 1 О 14 34 17

1 О О

1 О О

0 1

П р и м е ч а н и е: F>=9<=X =2 единиц данного разряда

F =Я =Х4=1 единиц данного разряда (4

Fg Q@ 0 единиц данного разряда.кроме выхода Q . Синхронно-установоч- ный вход К имеет дополнительные возможности (например, организация сдви- га информации в регистре при наличии

К, Ig (Тз).

Для описания работы устройства при- 5 нимаем,что установочные входы не возбуждены, т.е. на них имеется низкий логический уровень потенциала.

На транзисторах 16-18, на диодах

65-70,,на резисторах 49-51 на тран= 0 зисторах 43-45 и резисторах 19-24 организована схема самоудерживания.трехстабильной ведомой части. Когда ТО, транзистор 30 находится в запертом состоянии, транзисторы 4-6В отключенном состоянии,а.один из транзисторов 15

16-18 — в открытом состоянии. Базы транзисторов 16-18 ПТЗ управляются выходами ведомой части Qo< Qq Q -и поэтому ведомая часть находится в режиме самоудерживания. Транзистор 29, как Ю и транзистор 30, находится в запертом состоянии, а транзисторы 1-3. — i отключенном состоянии, один из транзисторов 13-15 в ПТ4 — в открытом состоянии. Работает сумматор по модулю 4, на. транзисторах 13-15, на базы которых поступает информация из выходов ведомой части Qp Q, Q< триггера, и на транзисторах 31 — 39 в ПТ5, ПТ6, ПТ7, на базы которых поступает инфор- () мация от Х и Х > входов триггера. Кол лекторы транзисторов 31-39 объединены в три группы через токовые шины суммы (шина двойки, шина единицы и шина нуля). Ток по каждой из этих шин через пару диодов Мотки вызывает падение напряжения. на двух из трех резисторов

46-48 и оставляет, таким образом, на о Bb1 сокий логический уровень потенциала.

В это время ведущая часть находится в режиме приема информации. Когда становится Т=1, открываются транзисторы 29 и 30. Открытое состояние транЗистора 29 разрешает работу транзисторов 1-3 и отключает сумматор (ток по сумматору не протекает) . Базы транзисторов 1-3 укрепляются Р,F<,F> выхоцами ведущей части,т.е. ведущая часть удерживает свое состояние, установленное до этого сумматором. Открытое состояние транзистора 30 отключает иэ схемы транзисторы 16-18 и разрешает работу транзисторов 4-6, базы которых управляются выходами Г1, Г(, Fo ведущей части, что вводит ведомую часть в режим приема (от ведущей части) информации. Когда становится T--0„( процесс повторяется.

В таблице приведены возможные допустимые состояния выходов. на время воздействия Т=О сигнала и реакции выходов на время t+1 после воздействия Г=О сигнала. Из таблицы видно, что предложенное устройство реализует функцию счетного накапливающего (1 или 2) по модулю триггера. Работа триггера при возбуждении установочных входов общеизвестна и по принципу не отличается от известных. Принцип работы триггера для значности больше

3-х не отличается от предложенного.

864503

Формула изобретения

Источники информации, принятые во ннимание при экспертизе

1. ИЕСЬ Integrated Circuits РАТА

Book, 1973, р.5-102, NECL Semiconductor Product Inc.

2. Авторское свидетельство СССР

4Ф 712932, кл. Н 03 К 3/286, 1978, (прототип).

Троичный счетный триггер с пространственным предстанлением (К-фазное.кодирование, K-эначной) информации, содержащий ведущую и ведомую час- 5 ти, каждая из которых состоит иэ переключателейй тока верхнего и нижнего уровней, источника тока в эмиттерных цепях переключателей токов нижнего уровня, входные .эмиттерные понто- (0 рители управляющих сигналов, о т л и-. ч а ю шийся тем, что, с целью расширения функциональной возможности устройства, в нем все переключатели токов выполнены каждый на 3-х эмиттерносвязанных транзисторах, без учета транзисторов, базы которых непосредстненно или через согласователь логического уровня подключены к установочным (Sp Я, $2, К) входам и к управляющему Т-входу, где база каждого транзистора в первом переключателе тока верхнего уровня ведущей части через делитель напряжения подключена к эмиттеру транзистора одного эмиттерного повторителя выходов ведущей части, а коллектор через диоды Шотки соединен с базами транзисторов эмиттерных повторителей других двух выходов недущей части, базы транзисторов второго переключа- 30 теля тока верхнего уровня в ведомой части соответственно соединены с базами транзисторов первого переключателя тока, база каждого транзистора третьего переключателя тока нижнего 35 уровня ведомой части через делитель напряжения подключена к эмиттеру транзистора эмиттерного повторителя одного выхода ведомой части, а коллектоР через диоды Шотки соединен с 4О базами транзисторов эмиттерных повторителей двух других выходов недомой части, базы транзисторов четвертого переключателя тока нижнего уровня ведущей части .соответственно соединены с базами транэисторон третьего 4» переключателя тока, коллекторы транэисторон в четвертом переключателе тока, базы которых через делители напряжения соотнетственно подключены к выходам ведомой части gz, Я1, Qq, 50 соединены соответственно с эмиттера-,. ми транэисторон пятого, шестого и седьмого переключателей токов верхнего уровня ведущей части, базы первых транзисторов н пятом, шестом и седьмом переключателях тока подключены к информационному входу K>eperгера, базы вторых транзисторов подключены к информационному входу и триггера, базы третьих транзисторов подключены к внутрисхемному источнику опорного напряжения ф,,KQJlJISKTopHI транзисторов -в первом переключателе тока, .базы которых соответственно подключены к выходам Р2, Р.(, Fp, соединены с коллекторами эмиттерносвяэанных в первом переключателе тока транзисторов, базы которых подключены соответственно к установочным входам S, S, Sp, которые соответственно соединены с коллекторами первого, второго и третьего транзисторов в седьмом переключателе тска, коллекто ры первого, третьего и второго> транзисторов соответственно в пятом, (шестом и седьмом переключателях тока соединены между собой, коллекторы второго, первого и третьего транзистб ров соответственно в пятом, шестом и седьмом переключателях тока соедине между.собой, коллекторы третьего, вто»

РЬго и первого транзисторов соответ- ственно в,пятом, шестом и седьмом переключателях тока соединены между собой, коллекторы транзисторов второго переключателя тока, базы транзисторов

| которых через делители напряжения подключены к выходам, ведущей части соединены с коллекто рами транзисторов третьего переключателя тока, базы которых через делитель напряжения соединены соответственно с нМходами 0 . Q Я ведомой части, выходы (, Q<, Q ведомой части подключены к выходам устройства,