Устройство для подавления помех

Устройство для подавления помех

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советсник

Социалистических

Республик

Ф", >

К АВТОРСКОМУ СВИ ИТИЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 1311.79 (21) 2839741/18-21 с присоединением заявки ¹(23) Приоритет—

Опубликовано 150981 Бюллетень ЙЯ 34 р()м. к„.з

Н 03 . К 5/153

Государственный комнтет

СССР но делам изобретениЯ я открытнЯ (53) УДК Ю1. 374 (088.8) Дата опубликования описания 15.0981

P2) Авторы изобретения

В.И.Воробьев и Н.А.Транше

3 (71) Заявитель (54 > УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПОМЕХ

Изобретение относится к импульсной технике, в частности к формирователям импульсов с подавлением кратковременных помех, и может быть использовано в .вычислительной технике и автоматике.

Известно устройство для подавления

Помех, содержащее два триггера, при.чем синхронизирующий вход первого триггера подключен к шине тактового сигнала, нулевой вход — к шине логической "1"> а единичный выход соединен с единичным и синхронизирующим входами второго триггера, нулевой вход которого подключен к шине логического "0", а нулевой выход соединен с единичным входом первого триг. гера, раздельные установочные в "0" входы обоих триггеров подключены к входной шине, одиночный выход второго триггера является выходом устройства (1).

Однако это устройство подавляет только положительные импульсы помех, дпительность которых не превышает периода тактового сигнала. Ввиду асинхронности входного.и тактового сигналов относительная погрешность измерения этим устройством импульса помехи + 100% .

Наиболее близким по технической сущности к изобретению является устройство для подавления положительных и отрицательных импульсов помех, имеющих определенную длительность. Это устройство содержит поразрядный регистр сдвига, пороговый элемент, .инвертор, четыре элемента И-НЕ и два синхронных 0-триггера. Входная шина через пороговый элемент соединена со входом и-разрядного регистра сдвига, состоящего из и триггеров, единичные и нулевые выходЫ триггеров первого и и-ого разрядов регистра сдвига соединены со входами первого и второго элементов И-НЕ соответственно, выходы которых соединены с информационными D-входами первого и второго О-триггеров соответственно, еди- .

2О ничные выходы которых соединены с первыми входами третьего и четвертого элементов И-НЕ соответственно> вторые входы которых соединены с вы=.. ходами четвертого и третьего элемен" тов И-НЕ соответственно, шина тактоаого сигнала соединена с синхронизирукмцими входами триггеров и-разрядного регистра сдвига и через .инвертор с синхронизирующимн входами D-xpmr30 геров f2 .

864531

Недостаток устройства заключается в ТоМ, что устройстном не подавляются помехи, у которых значение автокорреляционнай функции для интервала корреляции б (n-1) периодон тактовой частоты не равно нулю, что ограничивает его функциональные возможности в подавлении помех.

Целью изобретения является обеспечение подавления помех заданной длительности независимо от их взаимного времейного расположения. . Поставленная цель достигается тем, что в устройство для подавления помех, содержащее регистр сдвига, синхронизирующий вход которого подключен к шине тактового сигнала,. пороговый элемент, нхад которого подключен к входной шине, а выход — к информационному входу регистра сдви-. га, введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу порогового элемента, а второй вход - к инверсному выходу последнего разряда регистра сдвига, причем нходы параллельной записи регистра сдвига объединены и подключены к выходу его последнего разр .да, а стробвход — к ныходу элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ.

На чертеже представлена функциональная схема устройства для подавления помех.

Устройство содержит пороговый элемент 1, регистр сдвига 2, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 3, шину 4 тактовых импульсов, входную 5 и выходную 6 шины, причем вход порогового элемен" та 1 соединен с входной шиной 5, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 подключен к выходу порогового эле мента 1 и к информационному нходу регистра сдвига 2, информационные входы параллельной записи информации и выход и-ого разряда которого объединены и подключены к ныходной шине

6, а инверсный выход — ко второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, выход которого подключен к строб-входу параллельной записи информации регистра сдвига 2, синхронизирующий вход которого подключен к шине 4 тактовых импульсов.

Пусть н .исходном состоянии на входной шине 5 устройства присутству" ет сигнал, который воспринимается пороговым элементом 1 н виде сигнала логического "0". Этот сигнал поступает на информационный вход регистра сдвига 2 и на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3. Если на ныХоде и-ого разряда регистра сдвига 2 имеется сигнал логический ".О", т.е. сигнал логический "1" на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, то на выходе последнего присутствует сигнал логическая "1", который поступает на строб-вход регистра сдвига 2 и записывает сигнал логический " О" во нсе

l и разрядов регистра сдвига 2 параллельно. Если теперь произойдет изменение входного сигнала (шина 5) таким образом, что на выходе порогового элемента 1 появится сигнал логическая "1", то на выходе элементаИСКЛЮЧАЮЩЕЕ ИЛИ 3 пропадет сигнал логическая "1",т.е. прекратится параллельная запись в регистр сдвига 2 состояния его и-ого разряда. С каждым импульсом такта (шина 4 ) происходит последова тельная запись сигнала логической

1 "1" в регистр сдвига 2. Если длительность сигнала логическая "1" на выходе noporoaoro элемента 1 достаточна и произойдет запись в и-ый разряд регистра сдвига 2, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 появится сигнал логическая "1", -что разрешает параллельную запись в регистр сдвига 2 состояния его и-o-o разряда, а именно сигнала логическая "1", который одновременно янляется выходным сигналом устройства (шина б) .

Если длительность сигнала логическая

"1" на выходе порогового элемента 1

gee íåäîñòàòî÷íà,то не произойдет запись н H-ый разряд регистра сдвига 2 сигнала логической "1" и происходит за, пись сигнала логического "0" ве все и разрядов регистра сдвига 2,т.е. на ныходе устройства не произойдет изменение сигнала с логического "О" на логическую "1" (шина 6) .

Таким образом, на выходе устройства формируется выходной сигнал логическая "1", если длительность входного воздействия, воспринимаемая пороговым элементом в ниде сигнала логическая "1", остается без.изме- . нений íà и импульсов тактовой частоты.

49 Пусть теперь н исходном состоянии на входной шине 5 устройства присутствует сигнал, который воспринимается пороговым элементом 1 в виде сигнала логической "1". Этот сигнал

45 поступает на информационный вход регистра сдвига 2 и на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3. Если на выходе n-oro разряда регистра сдвига 2 имеется сигнал логическая "1", т.е. сигнал .логический "О" на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, то на выходе последнего присутствует сигнал логическая "1", который поступает на строб-вход регистра сдвига 2 и запи-. сывает сигнал логическая "1" во нсе п разрядон регистра сдвига 2 параллельно. Если теперь произойдет изменение входного сигнала (шина 5) таким образом, что на выходе порогового эле элемента 1 появится сигнал логический "0", то на выходе элемента ИСКЛЮ

ЧАЮЩЕЕ ИЛИ 3 пропадет сигнал логическая "1", т.е. прекратитея параллель- ная запись в регистр сдвига 2 состояния его n-oro разряда. С каждым импульсом такта (шина 4 ) происходит

864531

Формула изобретения

ВНИИПИ Заказ 7830/84 . Тираж 991 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 последовательная запись сигнала логического " 0" в регистр сдвига 2 ° Если длительность сигнала логического "0" на выходе порогового элемента 1 достаточна и произойдет запись в р-ый разряд регистра сдвига 2, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 появится сигнал логической "1", что разрешает параллельную запись в регистр сдвига 2 состояния его n-ого разряда, а именно сигнала логического ",0"; который одновременно является выходным сигналом устройства (шина 6). Если длительность сигнала логического "0". на выходе порогового элемента 1 недостаточна, то не произойдет записи в n-ый разряд регистра сдвига 2 сигнала 15 ,логического "0" и происходит запись сигнала логической " 1" во все и разрядов регистра сдвига 2, т.е. на выходе устройства (шина 61.не произойдет изменения сигнала с логической Щ ."1" на логический "0".

Таким образом, на выходе. устройства формируется сигнал любого логического уровня, если длительность входного воздействия, воспринимаемая пороговым элементом в виде сигнала логического уровня, остается беэ изменений на время существования п импульсов тактовой частоты. Кроме того, любое изменение состояния регистра сдвига 2 при последовательной записи в него. входной инФормации, начинается при эквивалентном состоянии его триггеров. Следовательно, устройство правильно функционирует при любом взаимном расположении помех íà вре менной оси.

Устройство для подавления помех, содержащее регистр сдвига, синхронизирующий вход которого подключен к шине тактового сигнала, пороговый элемент, вход которого подкл "чен квходной шине, а .выход - к информационному входу регистра сдвига, о тл и ч а ю щ е е с я тем, что, с целью обеспечения подавления помех заданной длительности независимо от их взаимного временного расположения, введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу порогового элемента, а второй вход — к инверсному выходу последнего разряда регистра сдвига, причем входы параллельной записи регистра сдвига объединены и подключены к выходу его последнего разряда, а стробвход - к выходу элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ.

Источники инфоРмации, принятые вь внимание при экспертизе

1. Авторское свидетельство CCCP

Ф 519857, кл. Н 03 К 5/153 -1976 °

2. Заявка ФРГ Р 2697169, кл. Н 03 К 5/153, 1978.