Генератор псевдослучайной последовательности импульсов

Генератор псевдослучайной последовательности импульсов

Иллюстрации

Показать все

Реферат

 

Cole3 оветсннк

Социвяистнчесни«

Республик

ОПИСАНИЕ 866716

ИЗОБРЕТЕНИЯ

К АВХОт" СКОМУ СВИДИТЕЖСХВУ (61» Дополнительное к авт. свнд-ву (22»Заявлено 27. 12. 79 (21» 2859414118-21 с присоединением заявки 1тт— (23»Приоритет .

Ояубликовано 23.09 ° 81 ° Бюллетень Я 35

Дата опубликования описания 25.09.81 (5l)NL. Кд.

Н 03 К 3/84

3Ьеуяврвтва««и«кап«твт

COCO по двлвн «звбретв«««

«ет«умт«1} (53) УДК 621.373.. 4 (088. 8) (72» Автор изобретения

А.И. Волков (7l» Заявитель (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

ИМПУЛЬСОВ

Изобретение относится к технике генерирования псевдослучайных сигналов и может быть использовано с пелью ввода в синхроиизм приемных устройств радиотехнических систем с псевдошумовыми сигналами, для оформпения псевдослучайного сигнала с заданным количеством элементов в цикле а также может найти - применение при построении аппаратуры тестирования и настройке оборудовато ния систем вычислительной техники.

Известно устройство содержащее генератор тактовых импульсов, блок памяти, регистры сдвига, счетчики, коммутатор, блок сравнения кодов(1.). !

Однако в таком устройстве отсутствует возможность формирования псевдослучайного сигнала в виде последовательности импульсов, Кроме того, для изменения параметров выходного сигнала необходимо обеспечить изменение параметров входного псевдослучайного сигнала или изменение

2 параметров самого устройства, .что возможно лишь перед началом, а не в процессе Функционирования устройст. ва. Это является ограничением его функциональных возможностей и приводит к снижению эффективности устрой-, ства.

Наиболее близким по технической сущности К изобретению является устройство, содержащее генератор имтульсов с распределителем, форми рователь последовательностей, блок памяти, коммутатор 1,2).

Недостаток известного устройства— невозможность регулирования пара: метров псевдослучайной последовательности.

Цель изобретения — расширение функциональных воэможностей, Поставленная цель достигается тем, что в генератор псевдослучайной последовательности импульсов, содержа", щий генератор импульсов, выход которого соединен со входом распредели866716 теля импульсов, формирователь последовательности импульсов, блок памяти, коммутатор, дополнительно введены два формирователя адреса, блок управления. триггер управления. элемент

ИЛИ, три элемента И, три выходйьгх триггера, сумматор по модулю два, причем первая группа входов первого и второго формирователей адресов подключены соответственно к выходам формирователей последовательностей импульсов, первый выход распределителя импульсов соединен с первым входом первого формирователя импульсов и первыми входами первого и второго выходньгх триггеров, второй выход подключен ко второму .входу первого формирователя импульсов и первому входу блока управления, третий выход соепине г с первым входом второго 20 формирователя импульсов, со вторым входом блока управления, с первым входом триггера управления и с первым входом первого элемента И, а четвертый выход соединен с третьим входом IIeosoI o формирователя импульсов, с третьим входом блока управления, со вторым входом триггера vnравления и с первыми входами второго и третьего элементов И, выход, первого элемента И подключен ко второму входу первого выходного триггера выход второго элемента И соединен со вторым входом второго вьгходного триггерг и с первым входом третьего выходного триггера, второй вход которого подключен к выходу третьего элемента И, выходы первого и второго выходных триггеров через сумматор по модулю два соединены со входом элемента ИЛИ, выход которого подключен к входу

40 ввода блока памяти, входы управления которого подключены к выходам блока управления, первый и второй выходы блока памяти соответственно.подключены ко вторым входам первого и второго элементов И и второму входу третьего элемента И. адресные входы блока памяти подключены к выходам коммутатора, входы управления которого соединены с выходами триггера управления, S0 первая и вторая группы входов коммутатора соответственно подключены к адресным выходам первого и второго формирователя импульсов, а выход

IIepsoro формирователя импульсов сое- SS динен со вторым входом второго Формирователя импульсов, а также тем. что первый формирователь импульсов содержит последовательно соединенные коммутатор и реверсивный счетчик, выходы которого являются адресными выходами и подсоединены ко входам первого и второго дешиФраторов, выходы которых подключены к первому и второму входам коммутатора, причем выход первого дешифратора является выходом формирователя импульсов, а третий, четвертый, пятый входы коммутатора являются первым, вторым. третьим входами Формирователя импульсов, а разрядные входы реверсивного счетчика являются первой группой входа, а второй формирователь импульсов содержит последовательно соединенные первый коммутатор. реверсивный счетчик и дешифратор, выход которого подключен к первым входам первого н второго коммутаторов, выходы второго коммутатора соединены с разрядными входами реверсивного счетчика, выходы которого являются адресными ьыходамн, второй вход второго коммутатора соединен со вторым входом первого коммутатора и является вторым входом формирователя импульсов. третий вход первого коммутатора является первым входом формирователя импульсов, а третьи входы второго коммутатора являются первой группой входов формирователя импульсов, при этом блок управления содержит последовательно соединенные элемент ИЛИ и линию задержки, входы элемента

ИЛИ являются входамн блока управления, причем первый и третий входы элемента ИЛИ соединены со входами триггера, выход которого и выход линни задержки являются выходами блока управления.

На чертеже представлена Функциональная схема генератора псевдослучайной последовательности импульсов, Генератор содержит генератор 1 импульсов, распределитель 2 импульсов, первый формирователь 3 импульсов, состоящий из коммутатора 4, дешиФраторов 5 и б, реверсивного счетчика 7, формирователь 8 последовательностей импульсов,.второй формирователь 9 импульсов, состоящий из коммутаторов 10 и 11, дешифратора 12 и реверсивного счетчика 13, элемент ИЛИ 14, коммутатор 15, блок 16 памяти, элементы И 17-19 триггеры

2О-22, триггер 23 управления, сумматор 24 по модулю два, блок 25

8667) 6

Пусть;. первым во времени после обнуления появляется импульс на втором выходе распределителя 2. Он коммутируется на вход "Установка начального состояния" реверсивного счетчика 7, так как на втором управляющем входе коммутатора 4 присутствует сигнал с выхода дешифратора

Ь, и переписывает в разряды реверсивного счетчика 7 число И с первых

55 выходов формирователя 8. Этот же импульс проходит через элемент

ИЛИ 27 и линию 28 задержки блока

25 управления на вход "Выбор кристалла" блока 16 задержанным на вре5 управления, состоящий из триггера

26, элемента ИЛИ 27 и линии 28 задеожки.

Генеоатор псевдослучайной последовательности импульсов оаботает следующим образом.

На выходах фоомиоователя 8 перед началом работы устанавливаются в двоичном коде соответственно числа

Й и L, такие, что пои синтезе ге нератора псевдослучайной последовательности импульсов на регистре сдви-. га М равняется числу разоядов в этом регистре, а L определяет номер разряда, с которого снимается сигнал обратной связи, Сигнал на выходах дешифоаторов

6 и 12 формируется в случае, когда все разряды соответственно реверсивных счетчиков 7 и 13 находятся в нулевом состоянии, а сигнал на выходе дешифратора 5 — когда в разрядах реверсивного счетчика 7 находится двоичный код числа М.

Импульсы с выхода генератора 1, следуюшие с частотой Г, поступают на вход распРеделителей 2, с каждого из выходов которого снимаются импульсы с частотой f/4, сдвинутые во времени друг относительно друга на время t=)/f.

Импульсы с пеового и второго выходов распределителя 2 поступают на вычитающий вход, а импульсы с четвертого выхода распределителя 2 — на суммирующий вход реверсивного счетчика 7 через коммутатор 4 в случае отсутствия. сигналов на его упоавляющих входах, т.е. когда двоичное число в разрядах реверсивного счетчика 7 не равно О или N. В случае присутствия сигнала на первом управляющем входе коммутатора 4 (в реверсивном счетчике 7 находится число Й), импульсы с первого и второго выходов распределителя 2 коммутиоуются на вычитающий вход, а импульсы с четвертого выхода оаспределителя 2 — íà вход

"Установка О" реверсивного счетчика

7. В случае присутствия сигнала на втором управляющем входе коммутатора

4 (в первом реверсивном счетчике . 7 находится число О), импульсы с первого и второго выходов распРеделителя

2 коммутиоуются на вход "Установка начального состояния", а импульсы с четвертого выхода — на суммирующий вход реверсивного счетчика 7;

Импульсы с третьего выхода распределителя 2 коммутируются коммутатором 10 на вычитаюпрй вход ревеосивного счетчика 13 в случае отсутствия сигналов на его управляющих входах, и на вход "Установка начального состояния" в случае присутствия сигнала на любом.из его управляющих входов.

Входы разрядов реверсивного счетчика 13 подключаются к соотве."ствующим первым выходам формирователя 8 в случае присутствия сигнала только на втором управляющем входе коммутатора 11, и к соответствующим вторым выходам формирователя 8 в случае присутствия сигнала на первом управляющем входе коммутатора 11 (присутствие сигнала на втором упоавляющем входе коммутатора 1) в этом случае безразлично), Таким образом, в реверсивный счет чик 7 формирователя 3 заносится при суммировании число О, если в предыдущий момент времени в нем находилось число Й, а число N при вычитании, если в предыдущий момент време- ни в нем находилось число О. В реверсивный счетчик 13 формирователя

9 заносится число М, если в предыдущий момент времени в нем находилось число О, и число L если в реверсивном счетчике 7 находится число N.

Этим обеспечивается цикличность перебора адресов блока 16 формировате" лями 3 и 9 в заданном интервале от

О до К при устойчивой разности в (й"1.) между адресами на выходе этих формирователей при .последовательном считывании информации из блока 16, Перед началом работы реверсивные счетчики 7 и 13 триггеры 20-23 устанавливаются в нулевое состояние, а триггер 26 - в единичное состояние.

86671

1О

7 мя В 1 . Триггер 23 находится в единичном состоянии и сигнал с его ,прямого выхода присутствует на первом управляющем входе коммутатора

15, поэтому к адресным входам блока

16 подключаются выходы разрядов реверсивного счетчика 7, а так как триггер 26 находится в нулевом состоянии, то происходит считывание информации из ячейки с адресом Й на выход блока 16.

Следующий во времени импульс появляется на третьем выходе распределителя 2. Он проходит на вход

"Установка начального состояния" реверсивного счетчика 13 через коммутатор 10, так как на втором его управляющем входе присутствует сигнал с выхода дешифратора 5 (присутствие сигнала на втором его управляют;ем входе в данном случае не изменяет логики работы схемы).

При этом в разряды реверсивного счетчика !3 переписывается со вторых выходов формирователя 8 число L через третий коммутатор 11, так как на втором его входе также присутствует сигнал с выхода дешифратора 5, Этот же импульс, проходя на второи г; 30 вход триггера 23, устанавливает его в нулевое состояние, и сигнал с инверсного выхода этого триггера поступает на второй управляющий вход коммутатора 15. Таким образом, к адресным входам блока 16 через коммутатор 15 подключаются соответствующие выходы реверсивного счетчика 13.

Кроме того, импульс с третьего выхода распредепителя 2 поступает на второй вход элемента H 17 и переписы- 40 вает информацию с выхода блока 16 в триггер 20, а также, проходя, через элемент ИЛИ 27 и линию 28 задержки на вход "Выбор кристалла" блока !6, При этом происходит считывание информации из ячейки блока 16 с адресом L íà его выход, так как триггер

26 находится в нулевом состоянии.

Импульс с четвертого выхода распределителя 2 проходит на вход "Уста- 50 новка 0" реверсивного счетчика 7 через коммутатор 4, так как на первом его,управляющем входе присутствует сигнал с выхода первого деаифратора

5. Этот же импульс проходит на второй И вход элемента И 18 и переписывает в триггер 21 информацию с выхода блока 16, а также на первый вход триг6 8 гера 23, устанавливая его в единичное состояние и подключая тем самым адресные входы блока !6 через коммутатор 15 к соответствующим выходам реверсивного счетчика 7 и на первый вход триггера 26, устанавливая на входе "Чтение/запись" блока 16 сигнал соответствующий режиму "Запись".

Таким образом, сигнал суммы по модулю два сигнала из ячейки с адресом Й, зафиксированного в триггере

20, и сигнала из ячейки с адресом

L блока 16, зафиксированного в триггере 21, поступая с выхода сумматора

24 по модулю два через элемент ИЛИ 14 на вход данных блока !6, присутствует на нем в момент прихода на вход "Выбор кристалла" импульса с четвертого выхода распределителя 2, задержанного линией 28 задержки. В момент грихода этого импульса информация с выхода сумматора ro модулю два записывается в ячейку блока 16 с адресом

О, сформированным реверсивным счетчиком 7. Импульс с четвертого выхода распределителя 2 переписывает также через элементы И 18 и 19 в триггер 22 информацию, присутствующую в момент его прихода на выходах блока 16. Сигнал на выходе триггера

22 является выходным сигналом генератора псевдослучайной последовательности импульсов.

Импульс с первого выхода распределителя 2 образом, аналогичным рассмотренному вышее, устанавливает реверсивный счетчик 7 в состояние

Й и обнуляет триггеры 20 и 21.

После этого, с появлением очередного импульса на втором выходе распределителя 2, реверсивный счетчик 7 устанавливается в состояние (N-1), а триггер 26 — a нулевое состояние, и весь рассмотренный выше цикл рабты генератора повторяется. Таким образом, сначала считывается содержимое ячеек блока 16 с адресами Й и L и их сумма по модулю два записывается в ячейку с адресом О.

Затем считывается содержимое ячеек с адресами (N-1) и (L"1), а их сумма по модулю два записывается в ячейку с адресом Й, далее считывание производится из ячеек с адресами (Й-2) и (L-2), а запись — в ячейку с адресом (Й" 1) и т.д.

Если при включении генератора псевдослучайной последовательности

8667)6

10 импульсов все ячейки блока 16 с адресами от 0 до М содержат нулевую информацию, то генерация псевдослучайной последовательности импульсов невозможна, так как информация в этих ячейках измениться не может и на выходе триггера 23 всегда будет присутствовать нулевой сигнал. Чтобы изйежать такой ситуации, в момент включения хотя бы в одну из Й ячеек блока 16 записывается единичная информация путем подачи на вход ввода данных блока 16 через элемент

ИЛИ 14 положительного импульса запуска.

Таким образом, при установке на первых выходах формирователя 8 двоичного кода числа 33, а на вторых его выходах — двоичного кода числа 13„ генератор воспроизводит псевдослучайную последовательность типа М, повторяющуюся через (2 -1) =

ЪЭ

8 589 934 591 импульсов, что при ,частоте генератора l импульсов

500 кГц составляет во времени немногим менее 5,часов. Кроме того, имеется возможность изменять сигналы на выходах формирователя 8 в процессе работы генератора псевдослучайной последовательности импульсов, что позволяет практически неограниченно увеличивать период ее повторения °

Формула изобретения

1. Генератор псевдослучайной последовательности импульсов, содержащий генератор импульсов, выход которого соединен со входом распределителя импульсов, формирователь последовательности импульсов, блок памяти, коммутатор, о т л и чающий с я тем, что, с целью расширения функциональных возможностей, в него дополнительно введены два формирователя адреса, блок управления, триггер управления, элемент ИЛИ, три элемента И, три выходных триггера, сумматор по модулю два, причем первая группа вхо1 дов первого и второго формирователей адресов подключены соответственно к выходам формирователей последовательностей импульсов, первый выход распределителя импульсов соединен с первым входом первого формирователя импульсов и первыми входами первого и второго выходных триггеров, второй выход подключен ко второму. входу первого формирователя импульсов и первому входу блока управления, третий

5

35 выход соединен с первым входом второго формирователя импульсов, со Вторым входом блока уп авления с первым входом триггера управления и с первым входом первого элемента И, а четвертый выход соединен с третьим входом первого формирователя импульсов, с третьим входом блока управления, со вторым входом триггера управления и с первыми входами второго и третьего элементов И, выход первого элемента

И подключен ко второму входу первого выходного триггера, выход второго элемента И соединен со вторым входом второго выходного триггера и с первым входом третьего выходного триггера, второй вход которого подключен к выходу третьего элемента И, выходы пер-. вого и второго выходных триггеров через сумматор по модулю два соединены со входом элемента ИЛИ, выход которого подключен ко входу ввода блока памяти, входы управления которого подключены к выходам блока управления, первый и второй выходй блока памяти соответственно подключены ко вторым входам первого и второго элементов И второму входу третьего элемента И, адресные входы блока памяти подключены к выходам коммутатора, входы управления которого соединены с выходами триггера управления, первая и вторая группы входов коммутатора соответственно подключены к адресным выходам первого и второго формирователя импульсов, а выход первого формирователя импульсов соединен со вторым входом второго формирователя импульсов.

2. Генератор по п. l, - о т л и— ч а ю шийся тем, что первый формирователь импульсов содержит последовательно соединенные коммутатор и реверсивный счетчик, выходы которого являются адресными выходами и подсоединены ко входам первого и второго дешифраторов, выходы которых подключены к,первому и второму входам коммутатора, причем выход первого дешифратора является выходом формирователя импульсов, а третий, четвертый, пятый входы коммутатора являются первым, вторым, третьим входами формирователя импульсов, а разрядные входы реверсивного счетчика являются первой группой входа.

Э. Генератор по п.), о т л и— ч а ю шийся тем, что второй

86671 6 формирователь импульсов содержит последовательно соединенные первый коммутатор, реверсивный счетчик и дешифратор, выход которого подключен к первым входам первого и второго коммутаторов, выходы второго коммутатора соединены с разряднымн входами реверсивного счетчика, выходы которого являются адресными выходами, второй вход второго коммутатора соединен со вторым входом первого коммутатора и является вторым входом формирователя импульсов, третий вход первого коммутатора является первым входом формирователя импульсов, а третьи входы второго коммутатора являются первой группой входов формирователя импульсов.

4. Генератор по п.1, о т л и— ч а ю шийся тем, что блок управления содержит последовательно соединенные элемент ИЛИ и линию задержки входы элемента ИЛИ являются входами блока управления, причем первый и третий входы элемента ИЛИ соединены со входами триггера, выход которого и выход линии задержки являются выходами блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

1 ¹ 437062, кл. 6. 06 F 1/02, 1973, 2. Авторское свидетельство СССР

¹ 615516, кл. 8 06 Р 1/02, 1976.