Устройство для контроля качества канала связи

Устройство для контроля качества канала связи

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Респуублик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Х АВТОРСКОМУ СВИ ВТВЛЬСТВУ

«i>866758 (61) Дополнительное к авт, свид-ву (в 63446 3 (22) Заявлено 12.12.79 (21) 2850414/18-09 с присоединен нем за явки Но (23) Приоритет—

Опубликовано 2309.81. Бюллетень Но 35

Дата опубликования описания 230981

<я)м. кл.

Н 04 В 3/46

Государственный конитет

СССР

0о делан изобретений и открытий (53) УДК 621. 395. .66 (088. 8) (72) Авторы изобретения

М.М. Марков, И. 3. Климов, В. Н. ЦырКин и Ю.И. Евсеев

Ижевский механический институт (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАЧЕСТВА

КАНАЛА СВЯЗИ

Изобретение относится к радиотехнике и может использоваться в системах передачи данных.

По основному авт.св. Р 634463 известно устройство для контроля качества канала связи, содержащее компаратор, первый вход которого соединен с выходом интегратора, второй вход— с первым выходом хронизатора, счетчик информационных символов, выход которого подключен к первым входам первого и второго элементов сравнения соответственно, элемент задержки и элемент ИЛИ, при этом второй выход хронизатора подключен к вторым вхо- 15 дам первого и второго элементов сравнения, выход каждого из которых подключен к соответствующим входам элемента ИЛИ и входу элемента задержки, выход которого подключен к 20 первому входу счетчика информационных символов, второй вход которого соединен с выходом компаратора11).

Однако в известном устройстве недостаточная точность контроля.

Цель изобретения — повышение точности контроля.

Для достижения поставленной» цели в устройство для контроля качества канала связи, содержащее компаратор, 30 первый вход которого соединен с выходом интегратора, второй входс первым выходом хронизатора, счетчик информационных:символов, выход которого подключен к первым входам первого и второго элементов сравнения соответственно, элемент задержки и элемент ИЛИ, при этом второй выход хронизатора подключен к вторым входам первого и второго элементов сравнения, выход каждого из которых подключен к соответствующим входам элемента ИЛИ и входу элемента задержки, выход которого подключен к первому входу счетчика информационных символов, второй вход которого соединен с выходом компаратора, введен блок анализа временных искажений, содержащий первый пороговый блок и последовательно соединенные второй пороговый блок, инвертор, элемент И, счетчик ошибок и блок сравнения, причем первые входы пороговых блоков объединены и соединены с выходом интегратора, вторые входы пороговых блоков объединены и Соединены с первым выходом хронизатора,второй выход которого соединен с другим входом блока сравнения, выход которого соединен с дополнительным вхо866758 дом элемента ИЛИ, выход элемента задержки соединен с другим входом счетчика ошибок, а выход первого порогового блока соединен с другим входом элемента И.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит компаратор 1 интегратор 2, хронизатор 3, счетчик

4, элементы 5 и 6 сравнения, элемент

7 задержки, элемент ИЛИ 8, блок 9 анализа временных искажений, содержащий пороговые блоки 10 и 11, инвертор 12, элемент И 13, счетчик 14 ошибок, блок 15 сравнения.

Устройство работает следующим образом.

На вход интегратора 2 поступает аддитивная смесь бинарного сигнала с шумом. Интегрированное напряжение поступает на компаратор 1, который с определенной частотой опрашивается сигналом с выхода хронизатора 3. Если во время опроса сигнал с интегратора

2 превышает порог, то вырабатывается сигнал, который записывает единицу в счетчик 4 информационных символов.

Выходы счетчика 4 соединены с элементами 5 и 6 сравнения. Один из них определяет максимально допустимое, другой - минимально допустимое значение счетчика 4. Граничные значения счетчика определяются на основании известного количества информационных символов на определенном промежутке времени. Опрос элементов 5 и б сравнения производится сигналом с выхода хронизатора 3. Этим же сигналом, задсужанным на время срабатывания элементов 5 и 6 сравненияпроизводится опрос счетчика 4.. Сигнал с выходов элементов 5 и б сравнения поступает на вход элемента ИЛИ 8 ° Одновременно с анализом количества информационных импульсов производится контроль их временных искажений, осуществляемый каналом временных искажений. Сигналы с выхода интегратора 2 в моменты, определяемые хронизатором 3, сравниваются,с порогами пороговых блоков

10 и ll. У первого порогового блока

l0 величина порога выбирается ниже на некоторую величину д11 относительно псрога, выставленного в компаратореI,l, а у второго порогового . блока 11 « выше на величину д11, интервал между этими порогами образует некоторую зону вероятной ошибки.

Нахождение сигнала интегратора в этой зоне с большой вероятностью сопровождается ошибкой, Так, если сигнал

1О

Формула изобретения

Источники информации, принятые во внимание при экспертизе

5S!

50 с интегратора в момент опроса находится в зоне, образованной пороговыми устройствами, т.е. когда пороговый блок 10 сработал, а пороговый блок 11 не сработал, на выходе элемента И появляется импульс, который записывается в счетчик 14 ошибок, В конце интервала анализа, задаваемого хронизатором 3, производится опрос счетчика 14 ошибок и сравнение с допустимым числом ошибок, задаваемом блоком 15 сравнения. Если число ошибок превышает допустимое, на выходе последнего появляется импульс, который через элемент ИЛИ 8 поступает на выход.

Использование дополнительного канала анализа временных искажений позволяет обнаружить возможные ошибки за счет краевых искажений и дроблений, тем самым устраняется возможность неправильного контроля состояния канала, когда вероятность появления пропаданий и вставок примерно одинакова и возможна их взаимная компенсация, что приводит к повышению достоверности контроля качества канала связи.

Устройство для контроля качества канала связи по авт. св. Р 634463, о т л и. ч а ю щ е е с я тем, что, с целью повышения точности контроля, введен блок анализа временных искажений, содержащий первый пороговый блок и последовательно соединенные второй пороговый блок, инвертор, элемент И, счетчик ошибок и блок сравнения, причем первые входы пороговых блоков объединены и соединены с выходом интегратора, вторые входы пороговых блоков объединены и соединены с первым выходом хронизатора, второй выход которого соединен с другим входом блока сравнения, выход которого соединен с дополнительным входом элемента ИЛИ, выход элемента задержки соединен с другим входом счетчика ошибок, а выход первого порогового блока соединен с другим входом элемента И.

1 ° Авторское свидетельство СССР

М 634463, кл. Н 04 В 3/46, 1977 (прототип).

866758

Тирал(701 Подписное

ВНИИПИ Государственного ксмитета СССР по делам изобретений и о.крытий

113035, Москва, Ж-35, Раушская чаб., д, 4/5

Заказ 8102/81

Филиал ППП Патент, г. Уагород, ул. Ilpc ктная, 4

Составитель Н. Лазарева

Редактор О. Половка Техред Т,Маточка Корректор Н.Стен