Умножитель частоты

Умножитель частоты

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНЙЯ

К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено ОаО1,8О (21) 2868734/18-24 ® м

3 с присоединением заявки HP—

G F 7/68 (23) Приоритет

Опубликовано 3(1О9.8)Бюллетень М 36

Государственный комитет

СССР по делам изобретений и, открытий

C53) Уд 681, 325 (088. 8) Дата опубликования описания 3009Я1 (72) Авторы изобретения

В.Н.Лебедев, В.Н.Попов, Б.А.Савельев и В.A.Ëàçàððð . ;,,ээ .у. pэ р я

1 Ц 4 .141) t4 rtf(э ! ) / ! . > Е Ци ге э pg

4@ 6;f ));) т„:ээээ (71) Заявитель

Пензенский политехнический институт (54) УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности в быстродействующих устройствах измерения и преобразования число-им5 пульсных сигналов.

Известен умножитель частоты, содержащий формирователь, триггеры, генератор импульсов, элементы и груп- 10 пы элементов И, блок управления, регистры, счетчики, элемент ИЛИ и блок вычитания импульсов (1).

Известен также умножитель частоты, содержащий формирователь, блок управления, элементы и группы эле- 15 ментов И и ИЛИ, регистры, счетчики, делитель частоты, блок вычитания и генератор импульсов (2) .

Общим недостатком указанных умножителей является относительно узкий 20 диапазон умножаемых частот.

Наиболее близким к предлагаемому является умножитель частоты, содержащий блок управления, подключенный первым импульсным входом к шине ввода 25 умножаемой частоты, вторым импульсным входом — к первому выходу генератора сетки частот, счетным выходом— к счетному входу измерителя периода, выходом обнуления = ко входам об- 30 нуления измерителя периода и основного управляемого генератора, а первым управляющим выходом — к управляющему входу основного регистра„ соединенного входами первой группы разрядов с информационными выходами измерителя периода, управляющий выход которого подключен к управляющему входу основного управляемого генератора, соединенного входами опорньж частот с выходами генератора сетки частот, и выключатель частоты, выход которого является выходом умножителя частоты, а первый вход подключен к частотному выходу двоичного умножителя, соединенного частотным входом с выходом вычитателя частот, а информационными входами — с выходами разрядов основного регистра, вход управления считыванием которого подключен к выходу блока сравнения кодов, соединенного первой и второй группами входов с выходами разрядов бсновного регистра и с выходами измерителя периода соответственно, причем выход основного управляемого генератора подключен ко второму входу вычитателя частот и к третьему импульсному входу блока управления )3).

868756

Недостатком известного умножителя является то, что запаздывание при умножении изменяется в зависимости от значения входной умножаемой частоты при переходе из.одного,поддиапазона умножаемых частот в другой.(величина поддиапазона определяется двухкратным изменением частоты).

При этом в точках перехода из одного поддиапазона в другой появляется дополнительная погрешность за счет несогласованности кода периода, формируемого в измерителе периода, и кода поддиапазона, формируемого в управляемом генераторе.

Цель изобретения — повышение динамической точности умножения.

Указанная цель достигается тем, что в умножитель частоты, содержащий блок управления, подключенный первым импульсным входом к шине ввода умножаемой частоты, вторым 20 импульсным входом — к первому выходу генератора сетки частот, счетным выходом — к счетному входу измерителя периода, выходом обнуления ко входам обнуления измерителя периода и основного управляемого генератора, а первым управляющим выходом к управляющему входу основного регистра, соединенного. входами первой группы разрядов с информационными выходами измерителя периода, управляющий выход которого подключен к управляющему входу основного управляемо.— го генератора, соединенного входами опорных частот с выходами генератора сетки частот, и вычитатель частоты„, 35 выход которого является выходом умножителя частоты, а первый вход подключен к частотному выходу двоичного умножителя, соединенного частотным входом с выходом вычитателя частот, 40 введены группа из (и-1) го дополни- тельных регистров (где n — количество частот, формируемых генератором сетки частот), узел формирования задержки, формирователь импульсов и 45 дополнительный управляемый генератор, причем каждый 1-ый (1(i

Кроме того, блок управления содержит группу из и дешифраторов группу из (n+1) -го элементов ИЛИ,две группы по п последовательно соединенных формирователей, и груп.п по и эле. ментов И и клюЧ, выход которого является счетным выходом блока управления, первый вход соединен со входом первого формирователя первой группы формирователей, а первый и второй входы ключа являются соответственно первым и вторым импульснйми входами блока управления, причем каждый i-ый (1

j-ой- (14j

ИЛИ соединены с выходами (k-1)-ых элементов И всех групп элементов И и .с выходом (n-k+2)-ro формирователя второй группы формирователей, причем вход первого формирователя второй группы формирователей является третьим импульсным входом блока управления, выход первого элемента ИЛИ является выходом обнуления блока управления, а выход каждого К -го (2

При этом двоичный умножитель содержит группу элементов И, элемент

ИЛИ, счетчик и регистр, входы раз868756

45 рядов которого являются информационными входами двоичного умножителя, управляющий вход — первым управляющим входом двоичного умножителя, а выходы разрядов подключены к первым входам элементов И, соединен- 5 ных вторыми входами с выходами разрядов счетчика, счетный вход и вход обнуления которого являются соответственно частотным входом и вторым управляющим входом двоичного умножителя, а выход переполнения †.управляющим выходом двоичного умножителя, причем выходы элементов И подключе- ны ко входам элемента ИЛИ, выход которого является частотным выходом двоичного умножителя.

На фиг.l показана блок-схема предлагаемого умно>кителя; на фиг.2 .структурная схема блока управления.

Умножитель частоты (фиг.l) содержит блок 1 управления, подключенный первым импульсным входом 2 к шине ввода. Умножаемой частоты, вторым импульсным входом 3 — к первому выходу генератора 4 сетки частот, счетным выходом 5 — к,счетному входу 25 измерителя 6 периода, выходом 7 обнуления — ко входам обнуления измерителя б и основного управляемого генератора 8, а первым управляющим выходом 9 - к управляющему входу основного регистра 10. Регистр 10 соединен входами первой группы разрядов с информационными выходами измерителя б, управляюций выход которого подключен к управляющему входу генератора 8, соединенного входами опорных частот с выходами генератора 4.

Вычитатель 11 частот, выход которого является выходом умножителя частоты, подключен первым входом к частотному выходу двоичного умножи- 4Р теля 12, а вторым входом — с выходом дополнительного управляемого генератора 13. Выход вычитателя 11 подключен к частотному входу двоичного умножителя 12. Каждый i-ый (1

Блок 1 соединен третьим импульсным входом 15 с выходом формирователя 16 импульсов, с первым управляющим входом двоичного умножителя 12 65 и со входом управления установкой кода генератора 13, а группой из

12-ти информационных входов 17 с первой группой выходов генератора

8. Генератор 8 подключен второй группой выходов ко входам второй группы разрядов регистра 10, выходы первой и второй группы разрядов которого соединены соответственно со входами первой и второй групп разрядов первого дополнительного регистра 14.

Генератор 13 подключен входами опорных частот к выходам генератора 4.

Шина ввода умножаемой частоты соединена с сигнальным входом узла 18 формирования задержки, подключенного тактовым входом к соответствующему выходу генератора 4, а выходом — ко второму управляющему входу двоичного умножителя 12, соединенного управляющим выходом со входом формирователя 16 импульсов.

Двоичный умножитель 12 содержит группу элементов И 19, элемент ИЛИ

20, счетчик 21 и регистр 22, входы разрядов которого являются информационными входами умножителя 12, управляющий вход — первым управляющим входом умножителя 12, а выходы разрядов подключены к первым входам элементов И 19. Вторые входы элементов И 19 соединены с выходами разрядов счетчика 21, счетный вход и выход обнуления которого являются соответственно частотным входом и вторым управляюцим входом умножителя 12, а выход переполнения — управляющим выходом умножителя 12. Выходы элементов И 19 подключены ко входам элемента ИЛИ 20, выход которого является частотным выходом умножителя 12. Блок 1 управления (фиг.2) содержит группу из и дешифраторов 23, и групп по и элементов И 24, группу из (и+1).-ых элементов ИЛИ 25, первую группу из и последовательно соединенных формирователей 26, вторую группу из и последовательно соединенных .формирователей 27 и ключ

28, выход которого является счетным выходом 5 блока 1, первый вход соединен со входом первого формирователя

26-1 первой группы формирователей, а первый и второй входы ключа являются соответственно первым и вторым импульсными входами 2 и 3 блока 1.

Каждый i — ый (1

4<аждой j ой (1< j <и) группы элементов

И подключен первым входом к выходу (/i-kI+1)-ro формирователя первой группы формирователей 26 (где /i — 1/— модуль разности), а вторым входом— к выходу j-ro дешифратора 23, соединенного входами с информационными входами 17 блока 1 ° Каждый j-ый вход первого элемента ИЛИ 25-1 подключен к выходу (n-j+1)-го элемента И j-ой группы элементов И 24, а выходы каждого К-ro (2

868756 с (Ц<&„

Минн- Х макс. где Е„ „,Е (щ — соответственно минимальное и максимальное значение умножаемой частоты, поступает на вход 2 блока 1 управления, где подается на первый вход клю-; ча 28 (фиг.2) и вход первого формирователя 26-1. Иа время, равное длительности входного импульса Ги ключ 28 закрывается, а на выходах первой группы формирователей 26 последовательно формируются и сдвинутых во времени импульсов, которые прохо-, дят на управляющие выходы 9 через соответствующую группу открытых элементов И 24, управляемых по вторым входам сигналами с группы дешифраторов 23.

Каждый дешифратор, данной группы настроен на код определенного .поддиапазона и включение одного из них . в момент окончания периода Т (вход1 ной частоты обеспечивает соответствующее распределение сигналов на выходах 9 блока 1 управления. Распределение информации в регистре 10. и группе дополнительных регистров

14 происходит следующим образом.

Допустим, что в регистре 22 двоичного умножителя 12 находится код Мм,, соответствующий максимальному периоду входной частоты fy . Если при ,этом частота fq на входе умножителя резко изменяется - увеличивается до Й ща„, то к моменту окончания развертки кода N<« a измерителе 6 периода последовательно формируется ряд N1 кодовых эквивалентов входной частоты, число которых равно численному значению динамического диапазона данного умножителя. В моменты окончания каждого из периодов Т сраба( тывает дешифратор 23-п настроенный на код поддиапазона, к которому относится и м „ . Дешифратор 23-и уп-. равляет соответствующей и-ой группой элементов И .24. При этом первым импульсом на выходах 9 содержимое предпоследнего (n-1) -ro дополнительного регистра 14 группы переписывает,соединены с выходами (k-1)-ых элементов И всех групп элементов И ? 4 и с выходом (n k+2) -го формирователя второй группы формирователей 27, Выход первого формирователя 2,7-1 второй группы формирователей является .третьим импульсным входом 15 блока 1, выход первого элемента ИЛИ 25-1 — выхо,дом 7 обнуления блока 1, а выход каждого V, -го (2

Умножитель работает следующим образом.

Импульсная последовательность с частотой ся в последний п-ый регистр 14, вторым импульсом содержимое (n 2)-го регистра 14 переписывается в (n-1)—

ый регистр 14 и так далее. Последним импульсом на выходах 9 содержимое счетчиков измерителя б периода и управляемого генератора 8 переписывается в регистр 10. После этого импульс обнуления, формируемый на выходе элемента ИЛИ 25-1 с задержкой относительно последнего импульса с выходов 9, устанавливает счетчики.измерителя б периода и управляемого генератора 10 в нулевое состояние.

Таким образом, к моменту оконча15 ния развертки кода периода минимальной частоты f „„„в регистрах 10 и 14 хранятся коды, соответствующие

В момент окончания развертки кода

N>ä в двоичном умножителе 12 на выМакс ходе переполнения счетчика 21 форми20 руется сигнал, поступающий на формирователь 16. Ймпульсом с выхода последнего содержимое из последнего дополнительного регистра 14 переписывается в регистр 22 двоичного умножителя 12 и в регистр дополнительного управляемого генератора 13. Причем в регистр 22 двоичного умножителя 12 записывается код периода входной частоты f а в регистр дополнительного управляемого генератора 13 код, соответствующий номеру поддиапаэона.

С выхода формирователя 16 импульс поступает также на вход 15 формирователей 27 ° Импульсы с выходов последних проходят через элементы ИЛИ 25 на выходы 9 блока 1. При этом первым им-. пульсом содержимое (n-1)-го регистра

14 переписывается в и-ый регистр 14, вторым импульсом содержимое. (n-2)

40 регистра 14 переписывается в (n 1) -ый регистр 14 и так далее. Последним импульсом содержимое из регистра 10 переписывается в первый регистр 14.

Если предположить, что частота f< на входе умножителя резко изменяется в противоположную сторону и стает равI ной fq мкн, то работа устройства осуществляется следующим образом.

До момента окончания кодирования периода Т а„ входной частоты в двоичном умножителе 12 происходит последовательная развертка содержимого регистров 10 и 14. В момент окончания кодирования Т „ „ в счетчике измерителя б периода содержится кодовый эквивалент периода,. в счетчике управляемого генератора 8 — код номера поддиапазона, а регистры 10 и 14 условно очищены. Дешифратор

23-1, настроенный на поддиапазон, 40 к которому относится частота и м„н включает первую группу элементов

И 24. Импульсы, формируемые в момент окончания текущего периода первой группой формирователей 26, проходят б5 через соответствующие элементы И 24

868756

kTg Тх глс с

Таким .образом, через время, равное Т г,д, на выходе пересчетного элемента формируется сигнал, поступающий на вход формирователя. С выхода последнего импульс поступает на вход обнуления счетчика 21 двоичного умножителя 12 и на сброс ключа узла 18. Ключ закрывается, но первым же после этого импульсом частоты f он открывается вновь.

50

При синхронной работе умножителя импульс, формируемый узлом 18 формирования задержки, совпадает с моментом обнуления счетчика 21 двоичного умножителя 12 и подтверждает состояние счетчика..При нарушении синхрони-, зации работы умножителя, что может 60 произойти за счет сбоя одного иэ ре- гистров 10 и 14, импульс с выхода узла 18 формирования задержки вводит умножитель в синхронизгл, что обеспечивает надежную работу углножителя. 65

ИЛИ 25 на выходы 9 блока 1. Первый

I импульс переписывает соцержимое счетчиков измерителя 6 периода и счетчика управляемого генератора 8 частоты в регистр 10. Второй импульс содержимое регистра 10 переписывает в первый иэ дополнительных регистров 14 и так далее. Последним импульсом содержимое из (n-1)-ro регистра 14 переписывается в и-ый регистр 14. Содержимое и-го регистра 14 сигналом с выхода формирователя 16, появляюцегося в момент окончания развертки кода предыдущего периода, переписывается в регистры двоичного умножителя 12 и дополнительного управляемого генератора 4.

В общем случае логика работы блока 1 управления такова, что содержимое счетчиков измерителя 6 периода и управляеглого генератора 8 частоты сигналами выходов 9 блока 1 (распределение которых определяется номером сработавшего дешифратора 23 блока 1 управления) заносится в регистр с номером, равным номеру поддиапаэона.

Таким образом, предлагаемый умножи- 5 тель частоты обеспечивает полную развертку каждого кода текуцего периода в случаях резких изменений частоты на входе умножителя, что и исключает динамическую погрешность. 30

Для синхронизации работы умножителя в него. введен узел 18 формирования задержки, состояций,в общем случае, / из пересчетного элеглента, формирователя и ключа. i-шй импульс входной частоты Х открывает ключ, через который на вход пересчетного элемента с выхода генератора 4 сетки частот поступают импульсы тактовой частоты

Коэффициент пересчета К пересчетного элемента и период ТО тактовой частоты выбираются из условия

Таким образом, предлагаемый умножитель частоты позволяет по сравнению с известным эа счет введения новых узлов и связей увеличить динамическую точность умножения и расширить динамический диапазон измененйя входного сигнала.

Формула изобретения

1. Умножитель частоты, содержа1 щий блок управления, подключенный первым импульсным входом к шине ввода умножаемой частоты, вторым импульсным входом — к первому выходу генератора сетки частот, счетным выходом — к счетному входу измерителя периода, выходом обнуления — ко входам обнуления измерителя периода и основного управляемого генератора, а первым управляющим выходом — к управляющему входу основного регистра, соединенного входами первой группы разрядов с информационными выходами измерителя периода, управляющий выход которого подключен к управляющему входу основного управляемого генератора, соединенного входами опорных частот с выходами генератора сетки частот, и вычитатель частоты, выход которого является выходом умножителя частоты, а первый вход подключен к частотному выходу двоичного умножителя, соединенного частотным входом с выходом вычитателя частот, о т л и ч а ю щ и и -с я тем, что, с целью повышения динамической точности умножения, в него введены группа из (n-1)-ro дополнительных регистров (где n — - количество частот, формируемых генератором сетки частот), узел формирования задержки, формирователь импульсов и дополнительный управляемый генератор, причем каждый i †и (1 icn — 1) дополнительный регистр соединен выходами первой и второй групп разрядов соответственно со входами первой и второй групп разрядов (i+1)-го дополнительного регистра, а управляющим входом — с (i+1)-ым управляющим выходом блока управления, причем (п-1)-ый дополнительный регистр подключен выходами первой группы разрядов к информационным входам двоичного умножителя, выходами второй группы разрядов — к информационным входам дополнительного управляемого генератора, а управляющим входом — к и-ому управляющему выходу блока управления, соединенного третьим импульс. ным входом с выходом формирователя импульсов, с первым управляющим входом двоичного умножителя и со входом управления установкой кода дополнительного управляемого генератора, а группой иэ и информационных входовс первой группой выходов основного

t управляемого генератора, подключен-нсго второй группой выходов ко вхо868756

12 дам второй группы разрядов основного регистра, выходы первой и второй групп разрядов которого соединены соответственно со входами nBpBoA u второй групп разрядов первого дополнительного регистра, причем дополнительный управляемый генератор подключен входами опорных частот к, выходам генератора сетки .частот, а выходом — ко второму входу вЫчитателя частот, причем шина ввода умножаемой частоты соединена с сигнальным входом узла формирования задержки, подключенного тактовым входом к соответствующему выходу генератора сетки частот, а выходом — ко второму управляющему входу двоичного умножи- 15 теля, соединенного управляющим выходом со входом формирователя импульсов.

2. Умножитель по п.l, о т л и ч а ю шийся тем, что блок управ- 20 ления содержит группу из и дешифраторов, группу из (п+1)-го элементов ИЛИ, две группы по и последовательно соединенных формирователей, п групп no n элементов И и ключ, выход 5 которого является счетным выходом блока управления, первый вход соединен со входом первого формирователя первой группы формирователей, а первый и второй входы ключа являются соответственно первым и вторым импульсными входами блока управления, причем каждый i-ый (l

И подключен первым входом к выходу (/i-)<(+1) -ro формирователя первой группы формирователей (где / i-)—>

j-ый вход первого элемента ИЛИ подключен к выходу (n-j+1 )-го. элемента

И 3-ой группы элементов И, входы

3, Умножитель по п.l, о т л и ч а ю шийся тем, что двоичный умножитель содержит группу элементов И, элемент ИЛИ, счетчик и регистр

Ф входы разрядов которого являются информационными входами двоичного умножителя, управляющий вход - первым управляющим входом двоичного умножителя, а выходы разрядов подключены к первым входам элементов И, соединенных вторыми входами с выходами разрядов счетчика, счетный вход и вход обнуления которого являются соответственно частотным входом и вторым управляющим входом двоичного умножителя, а выход переполнения управляющим выходом двоичного умножителя, причем выходы элементов И пбдключены ко входам элемента ИЛИ, выход которого является частотным выходом двоичного умножителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское

Р 354412 кл. G

2. Авторское гг 435582, кл. G

3. Авторское

Р 312373, кл. Н (прототип). свидетельство СССР

06 F 7/52, 1969. свидетельство СССР

06 F 7/52, 1970. свидетельство СССР

03 К 5/00, 1969 каждого к -го (2< k

868756

Составитель С, Казинов

Редактор М.Митровка Техред М.Голинка Корректор Л.Ьокшан

Заказ 8330/71 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. ужгород, ул. Проектная,. 4