Стенд для контроля и управления процессором

Стенд для контроля и управления процессором

Иллюстрации

Показать все

Реферат

 

< 868762

Союз Советских

Соцнапнстнческнн

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 09.10.79 (21) 2862119/18-24 (51 ) М. Кл. с присоединением заявки .%—

G 06 F 11/00

G 06 F 9/00

1аауАарстненный какнтет (28) Приоритет ао данаи нзабретеннй н атнрытнй

Опубликовано 30.09.81. Бюллетень № 36 (53) УДК 681.32S (088.8) Дата опубликования описания 30.09.81

Б. С. Дудкин, А. В. Ермоленко, М. Л. Гафаров, И. С. Рогов, А. П. Цветков и В. И. Шишкин \ т .уу.,Г 1;4.- ч ", . ъ

; . F:.

" 1 т 1,". т (3

"з . (Ц., 1;,д- . * ( (72) Авторы изобретения (71) Заявитель (54) СТЕНД ДЛЯ КОНТРОЛЯ И УПРАВЛЕНИЯ

ПРОЦЕССОРОМ

Изобретение относится к вычислительной технике.

Известно устройство, обеспечивающее контроль и управление вычислительными устройствами, содержащее наборники, индикаторы, схемы управления и контроля (11.

Основным недостатком подобных устройств являются малые функциональные возможности при проверке, контроле и управлении процессором предварительной обработки информа39 ции, а также при поиске неисправностей в процессоре.

Наиболее близким к предлагаемому является устройство, содержащее блок сопряжения с процессором, блок задания режима, формирот5 ватель рабочих частот, блок останова и блок вызова, который содержит коммутатор команд, I регистр вызванных данных, индикатор данных и индикатор адреса, при этом входы коммута20 тора команд являются первым и вторым входами блока, первый вход регистра вызванных данных является третьим входом блока, второй и третий входы регистра вызванных данных являются соответственно четвертым и пятым входами блока, выход регистра вызванных данных соединен со входом индикатора данных и выходом коммутатора команд, вход индикатора адреса является шестым входом блока, первый вход блока задания режима подключен к первому входу блока останова, второй вход которого подключен к выходу блока вызова, первый вход которого соединен со вторым выходом блока задания режима, третий выход которого подключен к первому входу формирователя рабочих частот, второй вход которого подключен к выходу блока останова, третий вход которого объединен с выходом формирователя рабочих частот и соединен с первым входом блока сопряжения с процессором, второй и третий входы которого подключены соответственно к четвертому и пятому выходам блока задания режима, шестой выход которого подключен к третьему входу блока вызова, третий выход которого объединен с шестым входом блока вызова и является адресным выходом стенда, пятый выход блока сопряжения является управляющим выходом стенда, 8762 жения с процессором является первым выходом

25 з 86 второй вход волока вызова является вторым входом стенда (2}.

Это устройство осуществляет организацию режимов работы устройств комплекса, индикацию сбоев и неисправностей устройств комплекса, формирование требований на обращение к подпрограммам, которые хранятся в долговременном запоминающем устройстве или оперативном запоминающем устройстве, периодическое или однократное обращение к оперативному запоминающему устройству по любому набрагшому на пульте адресу и вызов необходимой информации на индикаторы числа и адреса пульта, С помощью данного пульта можно проводить контроль функционирования, отладку программ, настройку и управление комплексом и профилактические работы.

Недостаток устройства — низкое быстродействие.

Цель изобретения — повьппение быстродействия и достоверности контроля.

Поставленная цель достигается тем, что в стенд для контроля и управления процессором, содержащий блок сопряжения с процессором, блок задания режима, формирователь рабочих частот, блок останова и блок вызова, который содержит коммутатор команд, регистр вызванных данных, индикатор данных и индикатор адреса, при этом входы коммутатора команд являются первым и вторым входами блока, первый вход регистра вызванных данных является третьим входом блока, второй и третий входы регистра вызванных данных являются соответственно четвертым и пятым входами блока, выход регистра вызванных данных соединен со входом индикатора данных и выходом коммутатора команд, вход индикатора адреса является шестым входом блока, первый вход блока задания режима подключен к первому входу блока останова, второй вход которого подключен к выходу блока вызова, первый вход которого соединен со вторым выходом блока задания режима, третий выход которого подключен к первому входу формирователя рабочих частот, второй вход которого подключен к выходу блока останова, третий вход которого подключен к выходу блока останова, третий вход которого объединен с выходом формирователя рабочих частот и соединен с первым входом блока сопряжения с процессором, второй и третий входы которого подключены соответственно к четвертому и пятому выходам блока задания режима, шестой выход которого подключен к третьему входу блока вызова, четвертый и пятый входы которого подключены соответственно к первому выходу и четвертому входу блока сопряжения с процессором, второй выход которого объединен с шестым входом блока вызова и является адресным входом-выходом стенда, третий выход блока сопря10

55 стенда, четвертый выход блока сопряжения с процессором является управляющим выходом стенда, второй вход блока вызова является вторым входом стенда, стенд содержит блок вызова, имитатор каналов связи и имитатор канала вычислительного комплекса, при этом блок вызова содержит блок сравнения адреса и коммутатор сигналов абонента, выход которого соединен со входом индикатора данных, вход индикатора адреса объединен с первым входом блока сравнения адреса, второй вход которого является седьмым входом блока вызова, первый вход коммутатора сигналов абонента является восьмым входом блока вызова, третий вход блока сравнения адреса объединен с первым входом регистра вызванных данных, четвертый вход которого соединен с выходом блока сравнения адреса, четвертый вход которого соединен с третьим входом регистра вызванных данных и вторым входом коммутатора сигналов абонента, второй выход. блока сравнения адреса является выходом блока вызова, первый и пятый входы которого объединены, имитатор каналов связи содержит коммутатор выбора программ, блоки согласования, индикатор, коммутатор выбора канала, коммугатор скорости работы, формирователь тактовых частот, при этом группа входов-выходов коммутатора выбора программ является первой группой входов-выходов имитатора, выход коммутатора выбора программы через первый блок согласования соединен со входом блока индикации, группа выходов второго блока согласования является второй группой выходов имитатора, входы формирователя тактовых частот являются входами имитатора, группа выходов формирователя тактовых частот через коммутатор скорости работы и коммутатор выбора канала подключена к группе входов второго блока согласования, имитатор канала вычислительного комплекса содержит блоки согласования, коммутатор сигналов интерфейса, регистр адреса внешнего устройства, формирователь импульсов, блок задания комнад, блок задания байта данных, блок задания сигналов интерфейса, индикатор, блок сравнения, счетчик длины данных и наборное поле, при этом вход первого блока согласования является входом

I имитатора, выход первого блока согласования является первым выходом имитатора и соединен со входом коммутатора сигналов интерфейса, выход которого соединен с первыми входами регистра адреса внешних устройств, блока задания команд, блока задания байта данных, блока задания сигналов интерфейса и блока сравнения, второй вход которого под. ключен ко вторым входам блока задания сигналов интерфейса, блока задания байта данных, 68762

20

25 блока задания команд и коммутатора сигналов интерфейса, к выходу формирователя импульсов и ко входам выходного коммутатора и счетчика длины данных, второй вход которого и третьи входы блока задания команд и блока задания байта данных соединены с группой выходов наборного поля, третий вход блока сравнения и выходы блока задания сигналов интерфейса, блока задания байта данных, блока задания команд и регистра адреса внешнего устройства подключены к соответствующим входам выходного коммутатора, выход которого подключен ко входу второго блока согласования, выход которого является вторым выходом имитатора, второй и третий входы которого являются входами формирователя импульсов, седьмой вход блока вызова соединен с шестым выходом блока сопряжения с процессором, восьмой вход блока вызова соединен с первым выходом имитатора канала вычислительного комплекса, второй вход которого объединен с соответствующим входом имитатора каналов связи и подключен к выходу блока останова, третий вход которого объединен с соответствующим входом имитатора каналов связи и соединен с третьим входом имитатора канала вычислительного комплекса, первая группа входов-выходов имитатора каналов связи является третьим входом-выходом стенда, вторая группа выходов имитатора каналов связи является группой выходов стенда, первый вход имитатора канала вычислительного комплекса является третьим входом стенда, четвертый выход которого является вторым выходом имитатора канала вычислительного комплекса.

На чертеже представлена блок-схема предлагаемого устройства, Устройство содержит блок 1 сопряжения с процессором, состоящий из блока обращения к оперативному запоминаюгцему устройству 2, формирующему последовательность сигналов при обращении к оперативному запоминающему устройству в разли шых режимах, формирователя 3 сигналов, формирующего последовательность сигналов для чтения любой команды, хранящейся в оперативном или долговременном запоминающих устройствах процессора, а также при чтении команды имитируемой в стенде, формирователя 4 сигналов, формирующего последовательность сигналов при вызове в статическом (останова) режиме содержимого операционных регистров вычислительного устройства процессора, формирователя 5 сигналов, наборника 6 данных, наборника 7 адреса подпрограммы, наборника 8 адреса операционных регистров, коммутатора 9 адреса (предназначенного для выдачи в шину адреса процессора, сформированного в стенде адреса, для организации

ЭО

55 контроля и управления), коммутатора 10 данных, предназначенного для выда п1 в шину данных процессора (из стенда), блок 11 вызова, состоящий иэ блока 1 сравнения адресов, формирующего сигнал результата сравнения адреса, сформированного в стенде, с адресом, находящимся в шине процессора, для организации индикации данных в стенде, регистра 13 вызова данных, предназначено для хранения данных, полученных иэ ншны данных процессора, до поступления следующих данных, предназначенных для индикации, коммутатора 14 сигналов абонента, предназначенного для выда m на индикацию сигналов абонента, поступающих от процессора через имитатор 15 каналов вычислительного комплекса, коммутатора 16 команд, предназначенного для выдачи на индикацию выполняемой команды процсссора, индикатора 17 данных и инпикатора 18 адреса, имитатор 19 каналов связи, состоящий нз блоков "О и 21 согласования, предназначенных лля сопряжения с линиями стыка Г1, коммутатора 22 выбора программ, преднаэначсшгого для подключения служебных и ицформашгонных линий каждого в отдельности канала к стенду, индикатора 23, формирователя 24 тактовых частот, предназначенного лля формирования набора синхрочастот, «а которых работают используемые каналы связи, коммутатора 25 выбора скорости работы канала, предназначашого для выбора необходимой скорости иэ имеющегося набора синхрочастот, на которой, должен работать имитируемый канал связи, коммутатора 26 выбо-. ра ка.mrna, предназначенного для подключения выбранной синхрочастоты к соответствующим линиям синхросигналов каждого канала, имитатор каналов вычислительного комплекса 15, состоящий из блока согласования 27 и выходного 28 блока согласования, входного коммутатора 29, сигнала интерфейса, выходного 30 коммутатора, регистра 31 адреса внешнего устройства, предназначенного для хранения и выдачи номера внешнего устройства в процессе выполнения команды канала, блока 32 задания команд, предназначенного для задания кода команды канала в процессе работы имитатора в основном режиме, блока 33 задания байта

1 данных, предназначенного для формирования кодов массива данных и выдачи их абоненту, блока 34 задания интерфейса, предназначенного для формирования сигналов управления и индентификации канала, наборное поле команд

35, счетчика 36 длины дашпях, предназначенного для контроля длины массива информации, принимаемого от абонента, блока 37 сравнения, предназначенного для сравнения вида и длины принимаемого и передаваемого массива данных, индикатора 38 результата сравнения, и формирователь 39 импульсов, блок 40 останова, фор868762 8 ла, подключает линии служебных признаков через блок 20 согласования к индикатору 23.

Управление шлейфом информационных линий контролируемого канала осуществляется кнопкой. (После обрыва шлейфа процессор формирует служебные сигналы о состоянии канала, которые выдаются на соответствующие линии).

Таким образом, организуется имитация и контроль состояния каналов связи при автономной проверке.

Принцип работы имитатора 15 состоит в преобразовании сигналов, поступающих от абонента, в сигнал канала ввода-вывода. Сигналы абонента, поступающие в имитатор 15 через входной коммутатор 30 выдаются в блок 34 формирования сигналов интерфейса, где преобразуются в сигналы управления и идентификации канала ввода-вывода. Адрес внешнего устройства, поступающий от абонента в регистр

31 адреса в процессе выполнения операции приема состояния от абонента, определяет код номера внешнего устройства, к которому имитатор 15 обращается с той или иной командой канала. Код команды канала в зависимостй от режима работы имитатора 15 либо задается с помощью наборного поля 35, либо зависит от вида информации состояния, поступившей от абонента, и формируется в блоке 32 задания

Вид информации, выдаваемой от имитатора 15 к абоненту, задается с помощью наборного по30 .ля 35, а также зависит от состояния счетчика.

36 длины данных, Наборник 38 длины данных . предназначен для задания длины массива данных, выдаваемых абоненту. В процессе приема данных от абонента в блоке 37 сравнения про исходит анализ совпадения принимаемой информации с информацией, выданной ранее абоненту. Сравнение производится как по виду информации, так и по ее длине. В случае несравнения любого из указанных параметров в блоке

40 37 вырабатывается специальный сигнал. Через выходной коммутатор 30 сигналов интерфейса производится выдача сигналов управления и идентификации канала, а также кодов адреса внешнего устройства, комнады канала и данных.

45 Взаимодействие вышеперечисленных блоков имитатора 15 организуется с помощью управляющих сигналов, сформированных в блоке 42 местного управления, 50

55 мирующий сигналы останова, т.е. сигналы блокировки работы устройств процессора и стенда путем останова частот по условиям, формируемым блоками стенда, блок 41 задания режима, формирователь 42 рабочих частот, предназначенный для формирования одиночных импульсов, серии рабочих частот от местного генератора, входящего в данный блок, и от опорных частот, поступающих от процессора.

Стенд работает следующим образом.

В режиме оперативного контроля функционирования процессора сигналом от блока 41 задания режима через выход 43 отключается местный генератор стенда в формирователе 42 рабочих частот, и формирование рабочих частот стенда производится на базе опорных частот, поступающих от процессора. Блок задания режимов 41 задает режим динамической индикации, который, управляя блоками 1 и 13, позволяет записать данные, адрес которых задается формирователем 5 из шины данных процессора в блок 12. Занесение в блок 12 производится каждый раз, когда процессор обращается к ячейке памяти с заданным в стенде адресом. Данные в блоке 12 сохраняются до следующего занесения на него из шины процессора и отображаются индикатором 17.

При автономном контроле функционирования процессора, который устанавливается автоматически, вместо внешних устройств (каналов связи и канала ввода-вывода вычислительного комплексх} к процессору подключаются их имитаторы, входящие в состав стенда: имитатор 19 каналов связи и имитатор 15 каналов вычислительного комплекса. В этом режиме поток данных, который необходимо выдать в каналы связи, формируется в имитаторе каналов вычислительного комплекса и выдается в процессор, где данные проходят соответствующую обработку, и по синхронизации имитатора 19 выдаются в информационные шины каналов, откуда по шлейфу возвращаются обратно в процессор. В процессоре они проходят обратную обработку и по линиям абонента возвращаются в имитатор 15, где сравниваются с выданным потоком данных, а результат сравнения отображается на индикаторе 41.

Принцип работы имитатора 19 следующий.

С выхода блока согласования 21 выдаются синхроимпульсы (T> ... Т, ), которые синхронизируют прием и выдачу данных процессором по каждому каналу в отдельности. Выбор каждого в отдельности канала и скорости следования синхроимпульсов производится коммутаторами 25 и 26 из набора, формируемого формирователем 24. Служебные признаки о состоянии канала, вырабатываемые процессором, поступают на вход коммутатора 22, который, в

;зависимости от номера контролируемого кана-.

При автономной проверке предусмотрен оперативный контроль функционирования процессора с имитаторами в режиме динамической индикации и в режиме останова после различных этапов обработки процессором данных, а также сигналов шин абонента через коммутатор 14 на тех же индикаторах 17.

В режиме отладки программ производится подключение формирователя 42 рабочих частот и блока 40 останова стенда по сигналам от

9 86876 блока 41. Для отладки программа предваритель10

15 го но заносится в оперативное запоминающее устройство процессора с помощью блоков 2 и 41 и формирователя 5 сигналов. После этого производится установка останова по чтению каждой команды блоком 41. Задание режима чтения команды иэ оперативного запоминающего устройства производится блоком 41, Отладка программы может начаться с любой команды, адрес которой задается наборником 7. Возможно задать режим останова блоком 41 по адресу ячейки оперативного запоминающего устройства, к которой происходит обращение внутри подпрограммы. Адрес останова задается формирователем 5. Чтение любой комнады по заранее выбранному наборником 7 адресу производится с. помощью блока 3.

Поиск неисправности производится в режиме автономной работы. каждого устройства процессора или в режиме совместной работы всех устройств процессора с подключенными имитаторами 15 и 19. Данные режима задаются блоком 41.

Поиск неисправности начинается с определения устройств процессора, в которых произошел сбой, путем останова работы процессора в момент возникновения сбоя. Данный режим устанавливается блоком 41.

Поиск неисправности в устройствах процессора ведется одним из следующих путей: остаиова при чтении или записи управляющей или числовой информации из (в) оперативного запоминающего устройства (режим останова по чтению (записи) из (в) оперативного запоминающего устройства задается блоком 41, адрес информации задается формирователем 5; информация и ее адрес после останова индицируется на индикаторах 17 и 18) циклической обработкой одной и той же управляющей или числовой информации, которая задается наборником 6 (чтение информации из стенда от наборника 6 устройствами процессора организуется блоком 41 через коммутатор 14 и шину данных); определения подпрограммы, в которой произошел сбой (постоянное обращение к данной подпрограмме производится с помощью блока 3 и наборника 7; останов по сбою, по командам или при обращении к оперативному запоминающему устройству, адрес ячейки которого задается формирователем 5, в данной подпрограмме осуществляется блоком 41); циклического выполнения одной и той же команды, которая задается наборником 6 (установка режима чтения команд из оперативного запоминающего устройства, ячейку которого имитирует стенд, производится блоком 41, имитация ячейки оперативного запоминающего устройства стендом осуществляется путем выдачи в шину данных команды через коммутатор 10 от на25

2 10 борника 6); контроля -за состоянием операционных регистров вычислительного устройства процессора с помощью блоков 4 и 8 (содержимое операционного регистра отображается ин; дикатором 17); проверки ячейки оперативного запоминающего устройства с любым адресом при чтении (записи) байта (слова) в однократном режиме с остановом или динамическом режиме, которая осуществляется с помощью блоков 25, 6 и 41 (содержимое ячейки оперативного запоминающего устройства и ее адрес, отображаются индикаторами 17 и 18).

Все указанные выше операции по поиску неисправностей могут вестись в пошаговом режиме, задаваемом блоком формирования рабочих частот.

Введение в предлагаемое устройство имитатора каналов связи, включающего формирователи тактовых частот, коммутатор выбора скорости канала, коммутатора включения канала, входной и выходной преобразователи, коммутатор выбора канала управления шлейфом и индикатор состояния канала, имитатора каналов вычислительного комплекса, включающего наборники кода команды, байта да1п1ых и длины данных, регистр адреса внешнего устройства, блоки формирования команды канала, байта данных, сигналов интерфейса и местного управления, входной и выходной коммутаторы сигналов интерфейса, счетчики длины данных, блок сравнения и индикатор, причем в имитаторе каналов связи формирователь тактовых частот входами соединен с выходами блока останова и блока формирования рабочих частот, а выходами — с входами коммутатора выбора скорости работы канала, выходы которого через ком. мутатор включения канала соединены с входами выходного преобразователя, выход коммутатора выбора канала через входной преобразователь соединен с входом индикатора состожпи канала, à его выход соединен с кнопкой управления шлейфом, в имитаторе каналов вы. числительного комплекса наборники кода команды, байта данных и длины данных соединены соответственно с блоком формирования команды канала, блоком формирования байта данных и счетчиком длины данных, входной преобразователь выходом соединен с входами коммутаторов сигналов абонента имитатора и блока вызова, коммутатор сигналов абонента выходом соединен с входами регистра адреса внешнего устройства, блоков формирования команды канала, байта данных, сигналов интерфейса и блоков сравнения, блок местного управления входом соединен с выходами блоков останова и формирования рабочих частот, а выходом — с входами коммутатора сигналов абонента, блоков формирования команд канала, байта данных и сигналов интерфейса и счетчи86876

15

25

35

50

55 ка длины данных, коммутатор сигналов интерфейса входами соединен с выходами регистра внешнего устройства, блоков формирования команд канала, байта данных н сигналов интерфейса, а выходом — c выходным преобразователем, блок формирования байта данных выходом соединен с входом блока сравенния, вы1 ход которого соединен с индикатором результата, приводит к повышению оперативности контроля и управления процессором при автономной проверке процессора при развертывании его на объектах АСУ при поиске неисправностей, позволяет обнаружить до 90% неисправнос. тей процессора с помощью стенда, без привлечения оборудования каналов связи и вычислительного комплекса с необходимым набором специальных контрольно-проверочных тестов.

Наличие в составе стенда блока организации режимов индикации, блока сравнения.адресов, входом соединенного с выходом блока организации режимов индикации, с наборником адреса данных, с выходом блока формирования ра бочих частот, а выходом соединенного с, входом блока астапова и регистрам вызванных данных, вхоцом соединенного с выходом коммутатора адреса и адресной ипгной процессора, соединения выхода коммутатора данных с входом регистра вызванных даннь|х и шиной данных процессора — все это позволяет индицировать информацию в момент обращения процессора к данной ячейке памяти, адрес которой установлен наборником адреса данных, с сохранением содержимого регистра вызванных дв1гиых до следующего обращения к этой же ячейке как с астаповом процессора после вызова, так и без него — в режиме оперативного контроля. Тем самым исключается специальная команда из математического обеспечения процессора, повышается его производительность исключается задержка по вызову данных в стенд и ие нарушается работа процессора.

Формула изобретения

Стенд для контроля и управления процессором, содержащий блок сопряжения с процессором,.блок задания режима, формирователь ра бочих частот, блок астапова и блок вызова, который содержит коммутатор команд, регистр вызванных данных, индикатор данных и индикатор адреса, при этом входы коммутатора команд являются первым и вторым входами блока, первый вход регистра вызванных данных является третьим входом блока, второй и третий входы регистра вызванных данных являются соответственно четвертым и пятым входами блока, выход регистра вызванных данных соединен со входом индикатора данных и выходом коммутатора команд, вход индик.. з 12

Тора адреса является шестым входом блока, первый вход блока задания режима подключен к первому входу блока астапова, второй вход которого подключен к выходу блока вызова, первый вход которого соединен со вторым выходом блока задания режима, третий выход которого подключен к первому входу формирователя рабочих частот, второй вход которого подключен к выходу блока астапова, третий вход которого объединен с выходом формирователя рабочих частот и соединен с первым входам блока сопряжения с процессором, второй и третий входы которого подключены соответственно к четвертому и пятому выходам блока задания режима, шестой выход которого подключен к третьему входу блока вызова, четвертый и пятый входы которого подключены соответственно к первому выходу и четвертому входу блока сопряжения с процессором, второй выход которого объединен с шестым входом блока вызова и является адресным входом-выходом стенда, третий выход блока сопряжения с процессором является первым выходом стенда, четвертый выход блока сопряжения с процессором является управляюшим выходом стенда, второй вход блока вызова является вторым входом стенда, о т л и ч. а ю шийся тем, что, с целью повышения быстродействия и достоверности контроля, стенд содержит блок вызова, имитатор канала связи и имитатор канала вычислительного комплекса, при этом блок вызова содержит блок сравнения адреса и коммутатор сигналов абонента, выход которого соединен со входом индикатора данных, вход индикатора адреса объединен с первым входом блока сравнения адреса, второй вход которого является седьмым входом блока вызова, первый вход коммутатора сигналов абонента является BocbMblM входом блока вызова, третий вход блока сравнения адреса объединен с первым входом регистра вызванных данных, четвертый вход которого соединен с выходом блока сравнения адреса, четвертый вход которого соешгнен с третьим входом регистра вызванных данных и вторым входом коммутатора сигналов абонента, второй выход блока сравнения адреса является выходом блока вызова, первый и пятый входы которого объединены„имитатор каналов связи содержит коммутатор выбора программ, блоки согласования, индикатор, коммутатор выбора канала, коммутатор скорости работы, формирователь тактовых частот, при этом группа входов-выходов коммутатора выбора программы является первой группой входов-выходов имитатора, выход коммутатора выбора программы через первый блок согласования соединен со входом блока индикации, группа выходов второго блока согласования является второй группой выходов имитатора, входы формирователя тактовых частот являются входами имитатора, группа выходов формирователя тактовых частот через коммутатор скорости работы и коммутатор выбора канала подключена к группе входов второго блока согласования, имитатор канала вычислительного комплекса содержит блоки согласования, коммутатор сигналов интерфейса, регистр адреса внешнего устройства, формирователь импульсов, блок задания команд, блок задания байта данных, блок задания сигналов интерфейса, индикатор, блок сравнения, счетчик длины данных и наборное поле, при этом вход первого блока согласования является входом имитатора, выход первого блока согласования является первым выходом имитатора и соединен со входом коммутатора сигналов интерфейса, выход которого соединен с первыми входами регистра адреса внешних устройств, блока задания команд, блока задания байта данных, блока задания сигналов интерфейса и блока сравнения, второй вход которого подключен ко вторым входам блока задания сигналов интерфейса, блока задания байта данных, блока задания команд и коммутатора сигналов интерфейса, к выходу формирователя импульсов, и ко входам выходного коммутатора и счетчика длины данных, второй вход которого и третьи входы блока задания команд и блока задания байта данных соединены с группой выходов наборного поля третий вход блока сравнения и выходы блока задания сигналов интерфейса, блока задания байта данных, блока задания команд и регист868762 14 ра адреса внешнего устройства подключены к соответствующим входам выходного коммутатора, выход которого подключен ко входу второго блока согласования, выход которого является вторым вькодом имитатора, второй и третий входы которого являются входами формирователя импульсов, седьмой вход блока вызова соединен с шестым выходом блока сопряжения с процессором, восьмой вход бло1о ка вызова соединен с первым выходом имитатора канала вычислительного комплекса, второй вход которого объединен с соответствующим входом имитатора каналов связи и подключен к выходу блока останова, третий вход которого объединен с соответствующим входом имитатора каналов связи и соединен с третьим входом имитатора канала вычислительного комплекса, первая группа входов-выхЬдов имитатора каналов связи является третьим входом-выходом стенда. вторая группа выходов имитатора каналов связи является группой выходов стенда, первый вход имитатора канала вычислительного комплекса является третьим входом стенда, четвертый выход которого является вторым выходом имитатора канала вычислительного комплекса.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Р 546888, кл. 6 06 F 11/00, 1976.

2. Техническое описание TI03. 624, 259, ТО,:

1979 (прототип) .

868762

Составитель H. Быкова

Редактор Н. Бушаева Техред Л.Пекарь Корректор Л. Бокшан

Заказ 8330/71 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва., Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4