Устройство для программного контроля электронных устройств

Устройство для программного контроля электронных устройств

Иллюстрации

Показать все

Реферат

 

Союз Советскнк

Соцнапнстнческид

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 12.1079 (21 ) 2830540/18-24 с присоединением заявки ¹â€” (51) М. Кл.э

С 06 Г 15/46

Государственный коинтет

СССР но деяаи нзобретеннй н открытнй (23) Приоритет(53) УДК 621. 396 (7?)(088.8) Опубликовано 30,09.81. Бюллетень ¹ 36

Дата опубликования описания 3009.81 (72) Авторы изобретения

В.А, Скрипко и В.А. Кутумов (71) Заявитель (54) уСТРОИСТВО дЛН ПРОГРАМ НОРО КОНТРОЛЯ

ЭЛЕКТРОННЬЖ УСТРОЙСТВ

Изобретение относится к вычислительной и контрольно-измерительной технике и может быть использовано для контроля электронных устройств и узлов различного назначения.

Известно устройство централизованного контроля, содержащее датчики, сигнализаторы отклонений элементы

И и ИЛИ, коммутаторы, узел внешнего запуска, цифровой измеритель, блок управления, цифровой регистратор, таймер, дешифратор, счетчик. В устройстве реализуется регулярное информационное обслуживание с управляемой длительностью опроса датчиков, которое необходимо для измерения параметров с заданной точностью, при этом управление осуществляется по сигналам, которые формируются на выходах сигнализаторов отклонений (1) .

Недостаток устройства — невысокое быстродействие, что ограничивает его.применение для контроля электронных устройств в динамике работы, кроме того, устройство не обеспечивает отработку отдельных узлов и устройства в целом.

Известно также устройство для контроля логических узлов, содержащее оперативное запоминающее устройство, адресный коммутатор,, блок управления, блок генерации стимулирующих воздействий, блок коммутации стимулирующих воздействий, блок анализа неисправностей и логической обработки.

Такое устройство обеспечивает отработку функциональных узлов электрон-" ных систем путем йормнрования управляющего сигнала с последующим анализом реакции узла на управляющее воздействие (2J.

Недостаток устройства — не обеспечивает контроль устройства в динамике работы, кроме того, оно мэжет работать с устройством ограниченной конфигурации.

Наиболее близким к предлагаемому является устройство для программного контроля, содержащее блок ввода., блок выработки тестовых наборов, коммутатор, блок измерений, операционный блок, блок синхронизации, блоки управления, регистрации и контроля программ, блок сравнения и контролируемый блок, при этом блок выработки тестовых наборов через контролируемый блок и коммутатор соединен с блоком измерений и операционным блоком, а блок ввода, к которому может подключаться ЭцВМ,через блок управле86877> ния соединен с блоками сравнения, контроля программ, выработки тестовых наборов, измерения, коммутатором и операционным блоком; второй вход блока контроля программ соединен с сигнальными выходами этих блоков. Устройство обеспечивает проверку и отработку узяон (блоков) путем

Формирования управляющих сигналов с последующим измерением реакции на управляющее воздействие (31 .

Недостатки известного устройстваблок выработки тестовых наборов может соединяться с контрольными блоками ограниченной конФигурации (т.е. имеющими строго ограниченные и идентичные координаты и число точек сое- 15 динения), не обеспечивается проведение оптимизации принятых решений для отдельных блоков и устройств, содержащих несколько блоков. Кроме того, не обеспечивается надежный (т.е. 20 непрерывный) контроль устройства в динамике работы, особенно в тех случаях, когда сокращается длительность управляющих сигналов и возрастает частота их следования, что приводит к невысокой достоверности контроля проверяемого узла.

Цель изобретения — повышение достоверности контроля.

Поставленная цель достигается тем, что в устройство, содержащее блок управления, блок генерации стимулирующих воздействий, блок преобразования измеряемых параметров во временной интервал, блок измерения времени, измеритель точного времени, коммутатор и блок сопряжения, первый выход которого соединен с командным входом блока управления, выход управления стимулирующими воздействиями и первый выход следования опера- 4О ций которого подключен соответственно к первому и нтороиу входам блока генерации стимулирующих воздействий, первый выход которого является информационным выходом устройства, второй выход блока генерации стимулирующих воздействий соединен с первым сигнальным входом блока управления, измерительный выход которого подключен к первому управляющему входу блока преобразования измеряемых параметров во временной интервал, выход которого соединен с первым входом измерителя точного времени, третий управляющий вход которого и второй сигнальный вход блока управления 55 подключены к управляющему выходу блока преобразования измеряемых папаметров во временной интервал, первый управляющий нход, сигнальный выход и второй вход измерителя точ- ц) ного времени соединены соотнетственно со вторым выходом следования операций и с третьим сигнальным входом блока управления и со вторым выходом коммутатора, первый управляющий вход, 65

Ф сигнальный выход и третий вход которого подключены соответственно к третьему выходу следования операций, к четвертому сигнальному входу и к выходу управления коммутатором блока управления, введены блок -масштаб— ных преобразований, блок оптимизации, блок выбора цепей, блок коммутации стимулирующих воздействий, блок датчиков, блок анализаторов активности, блок приоритетов, регистр адресов, блок адаптивного контроля, блок управления выдачей информации и элемент

ИЛИ, причем первая группа выходов блока масштабных преобразований подключена к первой группе входов блока оптимизации, к первой группе входов блока коммутации стимулирующих воздействий и к группе входов блока датчиков, группа выходов которого подключена ко второй группе входов блока коммутации стимулирующих воздействий и к группе входов блока анализаторов активности, выход которого соединен с входом блока измерения времени и с первым входом коммутатора, перный выход которого соединен через блок приоритетов и регистр адресов с первым входом и непосредственно со вторым входом блока адаптивного контроля, выход которого подключен к третьему входу элемента ИЛИ, первый и второй нходы.которого соединены соответственно с информационным выходом блока управления и с выходом измерителя точного времени, выход элемента ИЛИ подключен ко входу блока сопряжения, первый управляющий вход и третий выход которого соединены соответственно с выходом и входом обратной связи блока управления выдачей инФормации, первый, нтфрой и третий управляющие выходы которого подключены ко входам обратной связи соответственно блока адаптивного контроля, измерителя точного времени и блока управления, а также ко второму, третьему и четвертому управляю щим входам блока сопряжения, вход обратной связи и второй выход которого соединены соответственно с управляющим выходом и входом блока выбора цепей, первый ныход которого подключен ко второму входу коммутатора и к коммутирующему входу блока управления и к четвертому входу блока коммутации стимулирующих воздействий, первый выход и третий вход которого соединены соответственно со входом блока преобразонания измеряемых параметров во временной интервал и с третьим выходом блока генерацйи стимулирующих воздействий, второй, третий и сигнальный выходы блока коммутации стимулирующих воздействий подключены соответственно к адресному входу, ко входу контроля операций и к пятому сигнальному входу блока управления, четвертый выход

868775

Блок управления устройства содержит узел коммутации, первый и второй элементы ИЛИ, дешиФратор команд, дешифратор операций, регистр операций, накопитель чисел, ключевой элемент, передающий буфер, элемент И, узел приоритетов, формирователь признака скончания команды, узел контроля программных соединений, узел контроля выполнения операций и узел управления коммутатором, при этом первый вход узла коммутации является командным входом блока управления, первый, второй и третий выходы узла коммутации соединены соответственно со входом дешифратора команд, со входом регистра операций и с первым входом накопителя чисел, первый и второй выходы ключевого элемента являются соответственно выходом управления стимулирующими воздействиями и измерительным выходом блока управления, третий и четвертый выходы ключевого элемента подключены соответственно ко входу кода числа передающего буфера и ко второму входу узла контроля выполнения операций, выход и управляющий выход накопителя чисел сое» динены соответственно со входом ключевого элемента и с третьим управляв. щим входом узла коммутации, второй управлянщий вход которого соединен следования операций которого подключен к управляющему входу блока масштабных преобразований, второй выход и управляющий выход которого соединены соответственно с пятым входом

1и пятым управляющим входом блока коммутации стимулирующих воздействий, первый.и третий упраэляющне входы которого подключены cooTветственно к пятому и шестслу выходам следования операций блока управления, выход приз-1О нака окончания операции которого подключен к четвертому управляющему входу блока коммутации стимулирующих воздействий и второму управлякщему входу блоха выбора цепей, второй выход и первый управляющий вход которого соединены соответстэенно со вторым входом блока оптимизации и с седьмым выходом следования .операций блока управления, запросный выход которого подключен к третьему входу 2{) блока управления выдачей информации, первый и второй вход которого подключены соответственно к первому управляющему выходу блока адаптивного контроля и к управляющему. выходу измери- gg теля точного времени, выход блока измерения времени подключен к третьим входам. измерителя точного времени и блока адаптивного контроля, выход командного сброса блока управления подключен к вторым управляющим входам коммутатора, измерителя точного времени и блока коммутации стимулирующих чоздействий, при этом группа входов блока масштабных преобразований является входом устройства и служит для подключения к выходам объекта контроля.

Блок масштабных преобразований устройства содержит узел преобразования координат внешних цепей, узел 40 делителей и узел проверки соединений, при этом группа входов и первая группа выходов узла преобразования координат внешних цепей является соответственно группой входов и первой 4 группой выходов блока масштабных преобразований, втор ..r группа выходов, вторая группа входов и третья группа выходов узла преобразования координат внешних цепей соединены соответственно с группой входов, с группой выходов узла делителей и с группой входов узла проверки соединений, управляющий вход, управляющий выход и группа выходов которого являются соответственно управляющим входом, управлякндим выходом и вторым выходом блока масштабных преобразований.

Коммутатор устройства содержит регистр управления, первый и второй элемент И и rn каналов второго выхода, каждый из которых содержит регистр, элеМент И, элемент ИЛИ и формирователь контрольного сигнала, при этом группа входов элемента М у является первым входом коммутатора, каждый из входов этой группы подключен соответственно к элементу И каждого из каналов, выходы каждого из которых подключены к соответствующим входам элемента ИЛИ своего канала, выходы элементов ИЛИ всех каналов являются вторым выходом коммутатора, группа входов второго элемента

И является вторым входом коммутатора, группа выходов второго элемента И подключена к группе входов регистра управления, группа выходов которого соединена с группой управляицих входов первого элемента И, группа выходов которого является первым выходом коммутатора, кроме того, группа выходов второго элемента И соединена с соответствующими разрядами регистров каждого из каналов, группа выходов из регистра каждого из каналов подключена к группе упраэлякщих Вхо дов элемента И и к группе входов формирователя контрольного сигнала своего канала, выходы Формирователей контрольного сигнала всех каналов являются сигнальным выходом коммутатора, первый и второй управляющие входы которого подключены соответственHо к vïðàâëÿâùeìó вKîëó второго элемента И и ко входам сброса регистра управления и ко входам сброса регистров каждого из каналов, управляющие входы регистров каждого из каналов э совокупности являются третьим входом коммутатора.

868775 с управляющим выходом регистра операций, вход кода команды передающего буфера соединен с первым выходом деыифратора команд и с первым входом дешифратора операций, первый управляющий выход которого является первым выходом следований операций блока управления, а также подключен к первому управляющему входу узла контроля программных соединений и ко второму управляющему входу ключевого элемента, о второй, четвертый, шестой и седьмой управляющие выходы дешифратора операций являются соответствующими выходами следования операций блока управления, третий управляющий выход дешифратора операций является третьим выходом следования операций блока управления, а также подключен ко вто рому управляющему входу узла контроля программных соединений и к первому управляющему входу узла управления коммутатором, пятый управляющий выход дешийратора операций является пятым выходом следования операций блока управления, а также подключен к третьему управляющему входу узла контроля программных соединений, выходы дешибратора операций подключены. следующим образом: первый — к управляющему входу регистра операций и к первому входу первого элемента ИЛИ, второй — к первому входу узла контроля выполнения операций, ко вхоцу признака начала операции передающего буфера и ко второму входу накопителя чисел, третий — к четвертому управляющему входу узла контроля программных соединений и к первому управляющему входу ключевого элемента, четвертый — к третьему входу узла контроля выполнения операций, первый управляющий выход дешифратора команд подключен к первому управляющему входу узла коммутации, второй управляющий выход дешифратора команд является выходом командного сброса блока управления, второй выход дешифратора команд подключен к третьему входу формирователя признака окончания команды, выход которого подключен ко входу признака окончания операции передающего буфера и ко входам сброса накопителя чисел и регистра операций, выход которого соединен с первым входом элемента И и со входом узла приоритетов, первый и второй выходы которого подключены соответственно ко вторым входам формирователя признака окончания команды и дешифратора операций, второй вход и выход первого элемента ИЛИ соединены соответственно со вторым выходом узла коммутации и со вторым входом элемента И, выход которого подключен к входу кода операции передающего буАера, первый контрольный вход которого соединен с первым выходом узла контроля выполнения операций, второй выход которого является выходом признака окончания операций блока управления, а также подключен к входу признака окончания операции передающего буфера, к первому входу формирователя признака окончания команды, к управляющему входу дешифратора операций и к пятому управляющему входу узла контроля программных соединений, первый, второй, третий, четвертый и пятый сигнальные входы которого являются соответствующими сигнальными входами блока управления, первый, второй и третий выходы узла контроля программных соединений подключены соответственно к пятому входу узла контроля выполнения операций, ко второму контрольному входу передающего буфера и к первому входу узла управления коммутатором, первый выход которого является выходом управления коммутатором блока управления, группа входов узла контроля программных соединений объедине на с группой входов второго элемента

ИЛИ и является коммутирующим входом блока управления, вход контроля операций которого подключен к четвертому входу узла контроля выполнения операций, шестой и седьмой входы которого соединены соответственно со вторым и третьим выходами узла управления коммутатором, вход обратной связи, первый выход, второй выход и группа входов передающего буфера являются соответственно входом обратной связи, информационным выходом и запросным выходом и адресным входом блока управления.

Кроме того, узел контроля выполнения операций устройства содержит элемент И, счетчик контроля времени, формирователь признака окончания операции, формирователь сигнала сброса, элемент ИЛИ, формирователь ус- тавки и счетчик тактов операции, при этом на первый вход элемента И подаются тактовые импульсы, выход его подключен к первому входу счетчика контроля времени, выход которого соединен с первым входом формирователя признака окончания операции, второй вход которого является седььим входом узла контроля выполнения операций, первый вход которого подключен к первому входу формирователя сигнала сброса, выход которого соединен со вторым входом счетчика контроля времени, пятый вход узла контроля выполнения операций является первым входом элемента ИЛИ, второй вход которого, а также второй вход элемента И являются .соответственно второй и первой шинами третьего входа узла контроля выполнения операций, четвертый вход которого также разделен на две шины, первая иэ которых подключена к второму входу формирователя сигнала сброса, а вторая868775

10 к третьему входу элемента vlJIH, четвертый вход которого является шестым входом узла контроля выполнения операций, выход элемента ИЛИ подключен к третьему входу Формирователя сигнала сброса и к первому входу счетчика тактов операции, группа входов которого соединена с группой выходов формирователя уставки, группа входов которого является вторым входом узла контроля выполнения операций, второй вход счетчика тактов операции подключен к третьему входу формирователя признака окончания операции, выход которого является вторым выходом узла контроля выполнения операций, а также подключен ко второму входу .счетчика тактов операции, группа выходов которого является первым выходом узла контроля выполнения операций.

На фиг. 1 приведена блочная схема устройства для программного контроля 20 электронных устройств.

Предлагаемое устройство содержит блок 1 масштабных преобразований, блок 2 оптимизации решения задач, блок 3 выбора цепей, блок 4 коммута- 75 ции стимулирующих воздействий, блок 5 датчиков, блок 6 анализаторов активности, коммутатор 7, блок 8 измерения времени, измеритель 9 точного времени, блок 10 преобразования измеряемых параметров во временной интервал, блок 11 приоритетов, регистр 12 адресов, блок 13 адаптивного контроля, элемент 14 HJIH, блок 15 управления выдачей инФормации, блок

16 управления, блок 17 генерации стимулирующих воздействий и блок 18 сопряжения.

На Фиг. 2 приведена блочная схема блока 1 масштабных преобразований.

Блок масштабных преобразований 40 содержит узел 19 делителей, делители

20,узел 21 преобразования координат внешних цепей, контактные платы 22, точки 23 выбранных соединений, первый вход 24 для подачи " тактовых импульсов ТИ, узел 25 проверки соединений, элемент 26 И, коммутирующее устройство 27, ключевые схемы 28, элементы 29 И, регистр 30 кодирования, элемент 31 задержки, О счетчик 32 адресов, элемент 33 ИЛИ и второй вход 34 для подачи тактовых импульсов ТИ.

На фиг. 3 приведена схема функциональных связей блока 2 оптимизации решения задач и блока 3 выбора цепей.

Схема включает эквиваленты сопротивлений (комплексных) 35, ключевые схемы 36, элементы И.37, триггеры 38, ключи 39, передающий бу- фО

Аер 40, ячейки 41 перезаписи, разряд

42 признака сообщения, информацион- . ные разряды 43, разряд 44 признака окончания кадра, элемент 45 ИЛИ, дешиФратор 46, элементы 47 И, эле" у мент 48 ИЛИ-И, триггер 49 и регистр 5п.

На фиг. 4 приведена схема связей блока 4 коммутации стимулирующих воздействий.

Схема связей блока 4 содержит входную ключевую схему 51, первую группу 52 ключевых схем, вторую группу 53 ключевых схем, третью груп-. пу 54 ключевых схем, элемент 55 И, узел 56 проверки, сдвигающий регистр

57, группу элементов 58 И, регистр 59 кодирования, элемент 60 ИЛИ, формирователь 61 контрольного сигнала (собран по схеме ИЛИ) и элементы

62 ИЛИ.

На фиг. 5 приведена структурная . схема блока 6 анализаторов активности.

Блок анализаторов активности содержит дифференцирующий элемент 63, элемент 64 ИЛИ и инвертор 65.

На фиг. 6 приведена блок-схема коммутатора.

Коммутатор состоит из группы элементов 66 И,канальных элементов 67 И, канальных регистров 68,регистра 69 управления,элементов 70 ИЛИ,формирователей

71 контрольных сигналов (собраны по схеме ИЛИ) и второй группы элементов

72 И (содержит л элементов И)

На фиг. 9 приведена структурная схема блока адаптивного контроля.

Блок адаптивного контроля содержит вход 73 для подачи тактовых импульсов ТИ 2, узел ?4 ввода информации, элемент 75 И, элементы 76 ИЛИ„ ключевые схема 77, элемент 78 И, ячейки 79 формирования признака сообщения- (собраны по схеме HJIH), измеритель 80 точного времени (собран на линии задержки), регистр 81, узел 82 выдачи информации, элементы 83 ИЛИ, ячейка 84 управления (собрана по схеме ИЛИ) и формирователь

85 признака окончания кадра (собрана по схеме ИЛИ-НЕ).

На фиг. 10 изображена структурная схема блока 15 управления выдачей информации. укаэанный блок содержит формирователь 86 запросного сигнала (собран по схеме ИЛИ), элементы 87 запрета, элемента 88 ИЛИ, узлы 89 неизменности состоянии (собраны на двух элементах запрета) и ключи 90.

На фиг. 7 изображена структурная схема измерителя 9 точного времени..

Измеритель точного времени содержит вход 91 для подачи тактовых импульсов TH 3, узел 92 ввода информации, узел 93 измерений (содержит

m каналов измерений на линиях эадержки1, формирователи 94 признака сообщений (собраны по схеме ИЛИ), элементы 95 HJIH, схемы 96 запрета, узлы 97 кодирования, элементы 98 И и передающий буфер 99.

868775

На фиг. 8 представлены структурные схема узла 92 ввода информации и блока 10 преобразования измеряемых параметров во временной интервал.

Схемы содержат ключевые схемы

100-102 и узлы 103 преобразования параметров. Остальные элементы описаны выше.

На фиг. 11 приведена структурная схема блока 16 управления., Блок управления содержит узел 104 коммутации, элементы 105 ИЛИ, дешифратор 106 команд, регистр 107 операций, накопитель 108 чисел, ключевой элемент 109, передающий буфер 110, элемент 11-1 И, дешифратор 112 операций, узел 113 приоритетов, формиро ватель 114 признака окончания команды (собран по схеме И-ИЛИ), узел

115 контроля программных соединений, узел 116 контроля выполнения операций и узел 117 управления коммутато- 20 ром.

На фиг. 12 представлена структурная схема дешиАратора 112 операций, узла 115 контроля программных соединений и узла 116 кОнтроля выполнения операций.

Схема содержит элементы 118 задержки, элементы 119 И, элементы 120

ИЛИ, формирователи 121 признака команды, формирователи 122 признака операции (собраны по схеме ИЛИ), формирователь 123 сигнала однотактовой операции (собран по схеме задержанной ИЛИ), элементы 124 ИЛИ, элементы 125 И, элемент 126 И-ИЛИ, элемент 127 И, счетчик 128 контроля времени, формирователь 129 признака окончания операции (собран по схеме

ИЛИ), формирователь 130 сигнала сброса (собран по схеме ИЛИ), элемент

131 ИЛИ, формирователь 132 уставки (собран по схеме инвертора) и счетчик 133 тактов операции.

На фиг. 13 приведена структурная схема узла 117 управления коммутатором. 45

Узел управления коммутатором содержит элемент 134 И, формирователь

135 измерительных каналов, элемен.ты 136 И, триггер 137, элемент 138

ИЛИ и ячейку 139 контроля (собрана по схеме ИЛИ) .

Кроме того, на структурных схемах устройства и его блоков для удобства описания идентифицированы связи, которые имеют сквозную нумерацию, начиная с позиции 140, причем позициями 140-188 обозначены связи между блоками устройства, а 189-229внутриблочные связи.

Названия аналогичных элементов в известном и в предлагаемом устрой- 60 стве: блок ввода — блок сопряжения; блок выработки тестовых наборов блок генерации стимулирующих воздействий; блок измерений — блоки преобразования измеряемых параметров во Я временной интервал и измерения времени, а также измеритель точного времени, блоки управления и контроля программ — блок управленИя.

Контролируемай объект (электронная система) подключается к выхбдам

1, 2 ... n блока 1 масштабных преоб. разований.

Блок 5 датчиков. предназначен для уменьшения влияния собственных цепей устройства на циркулирующую информацию в цепях контролируемого объекта в динамике его работы, и содержит эмиттерные повторители по числу собственных шин.

Блок 8 измерения времени собран по схеме счетчика, суммирулцего тактовые сигналы ТИ, следующие с заданной периодичностью.

Блок 11 приоритетов и регистр 12 адресов, который собран по схеме постоянного запоминающего устройства, предназначены для адресной привязки сигналов, появляющихся в соответствующих собственных цепях, при этом также сигналы проходят через блок 11, что исключает одновременную подачу двух и более адресов на вход 167 блока 13.

Блок 17 генерации стимулирующих воздействий предназначен для Аорми— рования управляющих сигналов с заданными параметрами (амплитудой, длительностью, периодичностью пачек импульсов и т.д.) .

Блок 18 сопряжения предназначен для согласования обмена информации между устройством и каналом вычислительной машины.

Блок 1 масштабных преобразований (фиг. 2) предназначен для соединения устройства с контролируемыми объектами различной конфигурации, для преобразования параметров сигналов (например, амплитуды, частоты следования импульсов) к уровням, удобным для измерения в устройстве, а также для контроля соединений собственных шин с внешними цепями в ручном (платы 22) и автоматическом (узел 25) режимах.

Количество собственных шин 1, 2...n и шин узла 24 делителей 1, 2 ... М постоянное число для устройства, количество внешних цепей 1, 2 ... и контролируемого объекта— произвольное, изменяющееся в зависимости от объекта (узла), подлежащего проверке, при этом H

Входы 1, 2 ... и блока подключены к контролируемому объекту (электронному устройству) и соединены с входом узл» 21 преобразования координат внешних цепей и через второй его выход с входс м узла 25 проверки соединений, при этом вход и выход узла

19 делителей соединены с третьим выходом и вторым входом узла 21 преобразования координат внешних цепей, 868775

14 первый выход которого является первым

1 1 выходом 140-1, 140-2 ... 140-и блока, второй выход 141, управляющий выход

142 и управляющий вход 143 которого являются соответствующиья выходами и входом узла 25 проверки соединений.

В узле 21 преобразования координат внешних цепей собственные шины

140-1, 140-2,... 140-и первого выхода соединяются с внешними цепями 1, 2 ... М первого входа вручную, например, с помощью контактных штырей или кнопочных переключателей, установленных в точках пересечения внешних цепей с собственными шинами устройства,.

На фиг. 2 выполнены следующие сое- динения:первая собственная шика

140-1 соединена точками 23 с второй (2) внешней цепью через узел 19 делителей, вторая собственная шина

140-2 соединена точками 23 с первой (1) и М-ой (М)внешними цепями непосредственно. Поэтому сигналы с внешних цепей (1 и N) подаются на выход в собственную шину 140-2 (или, наоборот — из шины 140-2 в цепи 1 и М), а сигнал с внешней цепи (2) проходит через узел 19 и ега делитель 20-2 на выход в собственную шину 140-1.

Кроме того, сигналы внешних цепей

1, 2...М блока поступает также на вход коммутйрующего устройства 27, которое обеспечивает автоматический контроль соединений.

Для проведения контроля соединений в собственную шину 140-х подается потенциал, который поступает через узел 21 во внешнюю цепь х контролируемого объекта. После этого на управляющий вход 143 узла 25 подается сигнал, который разрешает работу коммутирующего устройства 27 и открывает элемент 26 И. Тактовые сигналы

ТИ проходят через элемент И 26 и ключевые схемыл 28 транзистом на выходе 142-1, а также на входы коммутирующего устройства 27, счетчика 32 и элемента задержки 31. При этом в счетчике 32 запоминается единица, которая сигналом с выхода элемента задержки 31 через схему

33 ИЛИ подается на второй выход 141 блока, как первый адрес группы внешний цепей. Одновременно коммутирующее устройство 27 подключает первую группу из m внешних цепей к своим выходам, которые соединены с первыми управляющими входами соответствующих ключевых схем 28 и первыми входами элементов 29 И. При этом ключевые схем 28 осевого состояния не изменяют, если на их первые управляющие входы сигнал не поступает(т.е. и соответствующей внешней цепи нет потенциала), и ключевая схема 28 изменяет свое состояние, если на ее первый управляющий вход поступает сигнал. В этом случае ее вход сае— диняется с другиьж входами, каждый из которых подключен к второму входу каждого элемента 29 И, поэтому второй тактовый сигнал ТИ проходит через элемент 26 И на вход ключевой схемы 28 и, например, через схему 28-1

ыа второй вход элемента 29-1 И, при э том н а е го выходе Формируется сигнал, поступающий на соответствующий вход регистра 30, на выход которого падается код соответствующий цепи в данной группе из m внешних цепей.

Этот код через элемент 33 ИЛИ подается на вьмод 141.

Кроме того, сигнал с выхода элемента 29-1 И поступает также на второй управляющий вход схемы 28-1, которая возвращается в исходное состояние. Поэтому третий тактовый сигнал ТИ проходит исходное состояние

2G через элемент 26 И, схему 28-1, а также 28-2 ... 28-п, если они остались в исходном состоянии, на выход

142-1 блока„ на входы счетчика 32 и элемента 31 задержки, при этом на выход счетчика 32 подается код 2, соответствующий второй группе из в внешних цепей. Кроме того, сигнал с выхода схемы 28-m поступает на вход устройства 27, которое подключает к своим выходам вторую (очередную) группу из m внешних цепей, После подключения последней группы сигнал подается на выход 142-2 коммутирующего устройства 27. После этого потенциал подается в следующую собственную шину, например 140 (х+11, и повторяется контроль соединений.

Произвольный выбор внешних цепей выполняется вручную.

40 Кроме того, сигналы в цепях, конт-. ролируемого объекта имеют различные параметры, чта налагает различные требования на .собственные шины устройства. Такие требования часто противоречивые и трудно совместимые, так как комплексное сопротивление . (реактивное и активное) соединений приводит к искажению и потере слабых сигналов, поэтому наличие узла делителей в блоке позволяет частично компенсировать это противоречие, а свободный выбор внешних цепей позволяет сигналы с разными параметрами подключать к собственным шинам с различными характеристиками.

Блок 3 выбора цепей (фиг.3) реализует Функции адресного коммутатора с последующим распределением сигналов между выходами 148, 145-1 и 145-2 по заданному алгоритму.

Блок 2 оптимизации решения задач предназначен для организации заданных соединений в контролируемом объекте, до выполнения монтажных соединений на объекте, с целью оптимизации длины таких соединений, 15

16 необходимости согласующих усилителей н таких соединениях oTITHMBJIbHoI"Î расположения (удаления) элементов объекта друг от друга, а также для определения параметров сигналон, обеспечивающих пределы устойчивости работы.

Пусть на входы 147 передающего буфера 40 поступает код-адрес соответствующей цепи. Этот код запоминается в разрядах 43, а признак сообщения проходит через элемент 45 ИЛИ на вход разряда 42, при этом снимается сигнал с его выхода 146 и формируется сигнал на выходе, с которого подается на первый вход ячейки 41, собранной по схеме И. При поступле- . 15 .нии на другой ее вход тактового сигнала ТИ, на ее выходе формируется сигнал перезаписи, поступающий на считывающие входи разрядов 42-44.

Поэтому код с выходон разрядов 43 щ поступает на входы дешийратора 46, на соответствующем выходе которого формируется сигнал, поступающий на первый выход 148 блока 3, а также на входы элементов 47 И и элемента

48 ИЛИ-И, но дальше не проходит, так как эти элементы закрыты.

Сигнал, поступакщий на вход 144 блока 3, частично разрешает элементы

47 И и элемент И в элементе 48

ИЛИ-И. При этом открывается первый элемент 47-1 И, так как с выхода триггера 49 на другой .вход этого элемента также поступает сигнал. Поэтому сигнал с ныхода дешифратора 46 проходит через элемент 47-1И на соот- З5 ветствующий вход регистра 50 и запоминается в его соответствующем элементе памяти, на выходе которого формируется сигнал, поступающий на выходе 145-1 блока 3. Кроме того, 4О сигнал с выхода дешифратора 46 через элемент 48 ИЛИ- И поступает на вход триггера 49, который перебрасывается, при этом элемент 47-1 И закрывается, а второй элемент

47-2 И открывается, поэтому следующий сигнал с выхода дешифратора 46 через элемент 47-2 И поступает на выход

145-2 блока 3.

Допустим, что нужно организовать соединение первой шины, с второй и и -ой (четвертой) . Для решения этой задачи на вход 144 блока 3 поступает сигнал, а на вход 147 буфера 40

55 подаются последовательно адреса

1, 2 и и-ой цепей. С выхода буфера

40 коды этих адресов поступают на входы дешифратора 46, на выходах которого последовательно формируются соответствующие сигналы.При этом Щ первый сигнал (соответствующий первой шине} проходит через элемент

47-1 И и регистр 50 на выход 145-1-1 блока 3, с которого поступает на первые входы элементов 37 И ключевых, у схем 36-1-2, 36 — 1-3 .. 36-1-и. Кроме того, сигнал с выхода дешийратора 46 через элемент 48 ИЛИ-И поступает на вход триггера 49, который закрывает элемент 47-1 И и от бывает элемент 47-2 И. Поэтому второй сигнал с выхода дешифратора 46 через элемент

47-2 И поступает на выход 145-2-2 блока 3, с которого поступает на второй вход элемента 37 И схемы 36-1-2.

При этом на ее выходе формируется сигнал, который перебрасывает триггер 38 в схеме 36-1-2, и íà его выходе, при этом формируется сигнал, который открывает ключ 39 и соединяет первую собственную шину 140-1 через ключ схемы 36-1-2 со второй, при этом суммируются эквиваленты сопротивлений 35-1 и 35-2 н этих шинах.

Следующий сигнал (соответствующий четвертой шине) с выхода дешифратора 46 через элемент 47-2 И поступает на выход 145-2-п блока 3, с которого подается на второй вход элемента 37 схемы 36-1-п, на его выходе Формируется сигнал, который поступает на вход триггера 38, который при этом открывает ключ 39 в схеме 36-1-и . Поэтому первая шина

140-1 соединяется с четвертой 140-4 и эквиваленты сопротивлений в этих шинах »5-1 и 35-4 суммируются.

Следует иметь в виду, что эквиваленты сопротивлений в таких шинах различны, различны и их сумьы, что позволяет решать задачу оптимизации монтажных соединений.

После решения поставленной задачи на вход 149 блока 3 поступает сигнал признака окончания кадра. Этот сигнал запоминается в разряде 44, а также через элемент 45 ИЛИ поступает на вход разряда 42 передающего буфера 40. При этом очередной тактовый сигнал ТИ, поступающий на вход ячейки 41, обеспечивает формирование на ее выходе сигнала перезаписи, который считает из разряда

44 сигнал окончания кадра. Этот сигнал поступает на входы триггера 49 и регистра 50 и возвращает их в исходное состояние. Элемент 47-2 И закрывается, элемент 47-1 И открывается, регистр 50 обнулен. После этого задаются новые цепи для организации соединений для числа собст— венных шин больше четырех.

После окончания всех соединений сигнал .с выхода 144 снимается, элементы 47 И и элемент 48 запрещаются, собранная схема остается для выполнения задачи отработки и оптимизации принятого решения. После ее выполнения на вход 182-4 блока 2 поступает сигнал сброса и триггеры

38 ключевых схем 36 возвращаются н исходное положение, при этом ключи

39 закрынаются.

17

Блок 1 проверяет цепи контролируемого объекта, которые соединены с данной собственной шиной, и результаты контроля поступают на входы

141 и 142-1 блока 4, при этом адреса цепей, имеющих связь с данной шиной, с входа 141 через схему 60 ИЛИ поступают на выход 154, а также на входы формирователя контрольных сигналов 61, кроме того, на вход 142-1 также поступают