Устройство для исправления ошибок в блоке памяти

Устройство для исправления ошибок в блоке памяти

Иллюстрации

Показать все

Реферат

 

(i i >868841

ОП ИСАНИЕ

ИЗОВРЕЕЕН ИЯ

Союз Соватскик

Сецнанксткческма

Респубики (72) Авторы изобретения

Н. В. Семаков и Г. В. Ламовицкая (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК В БЛОХЕ ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть использовано для исправления единичных пачек ошибок в блоке памяти.

Известно устройство для исправления ошибок в блоке памяти, содержащее

S сумматоры по модулю два и логические элементы (11.

Недостатком этого устройства является то, что оно рассчитано только ха !

О модули памяти с разрядностью от 2 до

5 и для случаев модулей памяти большей разрядности не пригодно.

Наиболее близким к предлагаемому является устройство для исправления

IS ошибок в блоке памяти, содержащее первую и вторую группы сумматоров по модулю два, индикаторы неисправностей и элементы И, причем входы сумматоров по модулю два первой группы и одни из входов сумматоров по модулю два второй группы подключены ко входам устройства, выходы сумматоров пс модулю два первой группы соединены с одними из входов индикаторов неисправностей и первыми входами одних из элементов И, вторые входы элементов И подключены к выходам индикаторов неисправностей, выходы элементов И соединены с другими входами сумматоров по модулю два второй группы, выходы которых являются выходами устройства (2 7.

Недостатком этого устройства является сложность сумматоров и индикаторов неисправностей и неоднородность различных трактов прохождения сигнала в них, что отрицательно сказывается на надежности устройства и его быстродействии.

Цель изобретения — повывение быстродействия и надежности устройства.

Поставленная цель достигается тем, что устройство содержит третью группу сумматоров по модулю два, входы которых подключены ко. входам устройства, а выходы — к другим входам индикаторов неисправностей и первым входам других элементов И.

При этом каждый индикатор неисправ" ностей целесообразно выполнить таким образом, чтобы он содержал элемент

НЕ-И и суииаторы по модулю два, выходы которых подключены ко входам элеиента НЕ-И, причем входы сумматоров по модулю два и выход элемента НЕ-И являются соответственно входами и вы- 1о ходом индикатора неисправностей.

На чертеже изображена блок-схема предложенного устройства для случая, когда Ь 2, Й 4, где Ь вЂ” разряд,ность модулей, входящих в блок памяти (блок памяти на чертеже не показан), а М вЂ” число модулей в блоке памяти, причем И 4 2Ь + 1 †« Р, где р — прос тое число.

Устройство содержит 2Ь + l суммато-2р ров по модулю два 1-5, Й индикаторов неисправностей 6-9, каждый из которых выполнен из двухвходовых сумматоров по модулю два и одного элемента НЕ-И с Ь входами (не показаны), Й групп по

Ь элементов И 10-17 и Й групп двухвходовых сумматоров по модулю два 18-25.

При этом сумматоры 1,3-5; 18-25 и

2 образуют соответственно первую, вторую и третью группы сумматоров.

Из 2Ь+1 сумматоров 1-5Й содержат по Й-l входов (на чертеже — сумматоры 1, 3-5) и остальные но И входов (на чертеже - сумматор 2).

Входы сумматоров 1-5 подключены к входам устройства в,соответствии

35 с Й подматрицами проверочной матрицы, образованными циклической перестановкой 2Ь+! строк исходной подматрицы, составленной из двух перестановочных

° 40 матриц порядка Ь с единицами на разных диагоналях и разделяющей их строки из Ь нулей. При этом каждому модулю памяти соответствует одна подматрица, каждой ее строке — сумматор с таким же порядковым номером, а поло- 4 жение единицы.в строке указывает разряд модуля памяти, который должен быть подключен к одному из входов соответствующего строке сумматора. Для изображенного на чертеже устройства проверочная матрица имеет вид:

lO l0 01 00

)О 10 Ol

10

00 01

01 ОО 01

10 01, 00 01, 868841 ф а составляющие эту матрицу первая (исходная), вторая, третья и четвертая подматрицы (пары столбцов7 являются проверочными подматрицами соот" ветствующих модулей памяти. Входы индикатора неисправностей для определенного модуля памяти, соответствующего одному сумматору (на чертеже для наглядности показаны расположенными на равном удалении по обе стороны отмеченного пунктиром условного центра) соединены с выходами сумматоров 1-5, равноудаленными от выхода, соответствующего центру симметрии, рассматриваемого как циркулянт синдрома ошибок этого модуля. Таким выходом является выход сумматора, соответствующего нулевой строке подматри— цы этого модуля памяти.

Индикаторы неисправностей 6, 7, 8 и 9 относятся соответственно к первому, второму, третьему и четвертому модулям памяти, центрам симметрии синдрома ошибок которых соответствуют выходы сумматоров 3, 4, 5 и 1. Первые входы группы элементов И 10-17, относящейся к определенному модулю памяти, соединены с Ь смежными выходами сумматоров 1-5, расположенными по одну сторону от выхода, соответствую- . щего центру симметрии синдрома ошибок этого модуля памяти, при этом, крайние выходы сумматоров 1-5 считаются смежными. А вторые входы указанных элементов И. 10-17 подключены к выходу соответствующего индикатора неисправностей 6-9.

Принцип действия устройства основан на использовании свойств кода, определенного проверочной матрицей указанного вида. Для обеспечения возможности исправления ошибок, каждое записанное в памяти слово содержит 2 избыточных, или контрольных, разряда, для которых отводятся два иэ общего числа Й модулей памяти. Контрольная часть слова образуется в соответствии с информационной частью слова и проверочной матрицей, так, чтобы для каждой строки матрицы контрольная сумма по модулю два всех разрядов слова, указанных положением единиц в этой строке, при отсутствии ошибок была равна нулю. Вектор — столбец, образованный набором контрольных сумм для

55 всех строк матрицы, — синдром ошибок в случае одиночной пачки ошибок содержит в себе информацию о месте и виде пачки, т.е. о номере неисправно86884

Формула изобретения го Модуля памяти и положении в нем неверно считанных разрядов. В подматрицах проверочной матрицы каждая из 26+1 строк, кроме нулевой, содержит одну единицу, а каждый из столбцов точно две единицы, и, если рассматривать подматрицы как циркулянты, т.е. считать их крайние строки смежными, то расположение единиц в строках симметрично относительно нулевой IO строки и одинаково для всех подматриц, а подматрицы отличаются только положением их центров симметрии — нулевых строк. Поэтому, при произвольной пачке ошибок в любом модуле, в 15 векторе-столбце (синдроме ошибок) строка„ соответствующая нулевой строке подматрицы проверок этого модуля, содержит нуль и является центром .симметрии синхрома, рассматриваемого как циркулянт. Положение единиц в синдроме ошибок относительно центра симметрии соответствует ошибкам в определенных разрядах модуля.

Так как по условию число строк в подматрице 25+1 равно простому числу, то, при любых ошибках в разрядах одного модуля, синдром ошибок может иметь только один центр симметрии.

Поэтому любые ошибки в любом одном модуле памяти определяются видом синдрома однозначно. Поскольку все подматрицы равноправны, для контрольных модулей памяти может быть выбрана любая пара из них. В отличие от известного устройства контрольные разряды

35 здесь взаимозависимы.

Устройство работает следующим образом.

Синдром ошибок отображается сигна- 40 лами на выходах сумматоров 1-5. Положение центра симметрии синдрома ошибок распознается индикаторами неисправностей 6-9. Каждый из них реагирует только на свой синдром, т. е, 45 синдром с одним определенным положением центра симметрии. При неисправ1 ности в разрядах какого-либо одного модуля памяти, выходной сигнал соответствующего индикатора неисправностей открывает все элементы И относящейся к модулю группы. Через них на одни из входов сумматоров 18-25, этой же группы, подаются сигналы с смежных выходов сумматоров 1-5, отсчитываемых от выхода, соответствующего центру синдрома. При этом, если на один из входов какого-либо сумматора 18-25 поступает единичный сигнал, что укаI 6 зывает на ошибочность сигнала на его другом входе, на выходе этого сумматора образуется исправленный сигнал.

Использование предлагаемого устройства, по сравнению с известными техническими решениями позволяет су- щественно уменьшить число составляющих устройство элементов, повысить надежность устройства и увеличить его быстродействие.

Это иллюстрируется следующим примером.

При типичных для практики значениях в=8 и N=IO в известном устройст-. ве требуется 364 двухвходовых сумматора, а в описанном устройстве только 223, т.е. íà 39Х меньше. При этом, число таких сумматоров на пути сигнала в прототипе меняется от 1 до 8, а в предложенном устройстве только от

2 до 5.

1. Устройство для исправления оши-, бок в блоке памяти, содержащее первую и вторую группы сумматоров по модулю два; индикаторы неисправностей и элементы И, причем входы сумматоров по модулю два первой группы и одни из входов сумматоров по модулю два второй группы подключены ко входам устройства, выходы сумматоров по модулю два первой группы соединены с одними из входов индикаторов неисправностей и первыми входами одних из элементов И, вторые входы элементов И под-. ключены к выходам индикаторов неисправностей, выходы элементов И соединены с другими входами сумматоров по модулю два второй группы, выходы которых являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежности устройства, оно содержит третью группу. сумматоров по модулю два, входы которых подключены ко входам устройства, а выходы - к другим входам индикаторов неисправностей и первым входам других элементов И.

2. Устройство по п. I о т л и— ч а ю щ е е с я тем, что индикатор неисправностей-содержит элемент НЕ-И и сумматоры по модулю два, выходы которых подключены ко входам элемента НЕ-И, причем входы, сумматоров по модулю два и выход элемента HE-И яв. ляются соответственно входами и вы.ходом индикатора неисправностей.

Источники информации, принятые во внимание при экспертизе

8б8841

I. Information and Control, 1973, v. 23, рр. 234-244.

2 ° ВИ Journal of Research and

Development l970, v. !4, и 4, рр. 402408 (прототип).

Корректор С. Шекмар

Подписное

Составитель В. Рудаков

Редактор Е. Спиридонова Техред K.Кастелевич

Заказ 8340/75 Тираж 648

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий !

13035 Москва Ж-35 Ра шская наб. д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4