Устройство для контроля блоков постоянной памяти

Устройство для контроля блоков постоянной памяти

Иллюстрации

Показать все

Реферат

 

(72) Авторы изобретения

Н.Д. Мамонов, В.А. Автономов, Л.И. Дятлов и М.П. Дроздов (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ KOHTPOJIH БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть использовано в контрольно-испытательной аппаратуре для проверки постоянной памяти, а также в устройствах автоматики и вычислительной техники для их профилактического контроля.

Известно устройство для контроля блоков постоянной памяти, содержащее генератор тактовых импульсов, генера10 тор тестовых импульсов, адресныи блок, мультиплексор, накопители, блок со-. гласования, регистры, элементы ИЛИ, компаратор и блок управления Г13 .

Недостатком этого устройства явля15 ются большие аппаратурные затраты.

Наиболее близким к предлагаемому является устройство для контроля блоков постоянной памяти, содержащее генератор сигналов, счетчик адресов, 20 сигнатурный анализатор, (в него входят регистр сдвига, сумматор по модулю два, преобразователь кодов, группа индикаторов, причем выход сумматора по модулю два подключен к информационному входу регистра сдвига, выходы которого соединены с входами преобразователя кодов, одни из выходов — со входами сумматора по модулю два, а выходы преобразователя кодов подключены ко входам индикаторов), счетчик выходных сигналов, группу элементов И, элемент задержки, коммутатор, группу формирователей уровней сигналов, группу пороговых элементов, причем выход генератора сигналов соединен с первыми входами элементов И, выходом устройства и входами элемента задержки и счетчика выходных сигналов, адресные выходы которого подключены х ад." ресным входам коммутатора, а выход переполнения — ко входу счетчика адpecos, адресные выходы которого соединены со вторыми входами элементов И, выходы которых подключены соответственно ко входам формирователей уровней сигналов, выходы которых соединены с адресными входами устрой868843 ства, выходы пороговых элементов подключены ко входам устройства, а выходы — к другим входам коммутатора, выход которого соединен с информационным входом сумматора по модулю два, выход элемента задержки подключен к тактовому входу регистра сдвига f2).

Это устройство формирует сигнатуру (сочетание символов на индикаторах), которая свидетельствует об исправности проверяемой постоянной памяти, если она совпадает с заранее известной эталонной сигнатурой, а

-,1также обеспечивает малую точность и глубину контроля, так как дает недостаточную информацию о месте возникновения неисправности.

Цель изобретения — повышение точности контроля постоянной памяти, состоящей, например, из полупроводниковых микросхем.

Поставленная цель достигается тем, что в устройство для контроля блоков постоянной памяти, содержащее генератор сигналов, основной счетчик адресных сигналов, анализатор, счетчик выходных сигналов, основные элементы И и формирователи выходных сигналов, элемент задержки, коммутатор, пороговые элементы, причем выход генератора сигналов соединен с первыми ,входами основных элементов И, выходом устройства и входами элемента задержки и счетчика выходных сигналов, адресные выходы которого подключены к одним из входов коммутатора, а выход

35 переполнения — ко входу основного счетчика адресных сигналов, адресные выходы которого соединены со вторыми входами основных элементов И, выходы

40 . которых подключены соответственно ко входам основных формирователей выход— ных сигналов, выходы которых являются одними из адресных выходов устройства, входы пороговых элементов являются входами устройства, а выходы подключены к другим входам коммутатора, выход.которого соединен с информационным входом анализатора, тактовый вход которого подключен к выходу элемента задержки, введены элемент ИЛИ-НЕ, дополнительные элементы И и формирователи выходных сигналов, триггер, ключ и дополнительный счетчик адресных сигналов, выходы которого соединены с одними из входов SS .дополнительных элементов И, другие входы которых соединены с выходом генератора сигналов, а выходы — со вхо4 дами дополнительных формирователей выходных сигналов, выходы которых являются другими адресными выходами уст- . ройства, вход дополнительного счетчика адресных сигналов подключен к инверсному выходу триггера, установочный вход которого подключен к выходу переполнения основного счетчика адресных сигналов, вход сброса триггера соединен со входом сброса анализатора и с одним из выводов ключа, другой вывод которого соединен с шиной нулевого потенциала, а прямой выход триггера и выход переполнения дополнительного счетчика адресных сигналов соединены со входами элемента ИЛИ-НЕ, выход которого соединен с управляющим входом генератора сигналов.

При работе устройство формирует сигнатуры поочередно для каждой из микросхем постоянной памяти, исправность или неисправность которых опре— деляется раздельно, чем обеспечивается локализация неисправной микросхемы, т.е. увеличивается точность и глубина контроля.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — временные диаграммы сигналов.

Устройство (фиг. 1) содержит генератор 1 сигналов, счетчик 2 выходных сигналов, основные 3.1 и дополнительные 3.2 элементы И, элемент 4 задержки, шину 5 нулевого потенциала. Ко входам и выходам устройства подключается блок 6 контролируемой постоянной памяти. Устройство также содержит коммутатор 7, основной счетчик 8 адресных сигналов, триггер 9, дополнительный счетчик 10 адресных сигналов, элемент ИЛИ-НЕ 11, основные формирователи 12 выходных сигналов, дополнительные формирователи 13 выходных сигналов, пороговые элементы 14, анализатор 15 и ключ 16.

Выходы формирователей 12 являются одними из адресных выходов устройства.

Выходы счетчика.10. соединены с одними из входов элементов И 3.2, другие входы которых соединены с выходом генератора 1, а выходы — с входами формирователей 13, выходы которых являются другими адресными выходами устройства. Вход счетчика 10 подключен к инверсному выходу триггера 9, установочный вход .которого подключен к выходу переполнения счетчика 8. Вход

868843 6 сброса триггера 9 соединен ео входом сброса анализатора 15. и с одним из выводов ключа 16, другой вывод которого соединен с шиной 5 нулевого потенциала. Прямой выход триггера 9 и выход переполнения счетчика 10 соединены со входами элемента ИЛИ-НЕ 11, выход которого соединен с управляющим входом генератора 1. Анализатор 15 представляет собой сдвигающий регистр 10 с линейными обратными связями через сумматор по модулю два, к выходам которого через дешифраторы присоединены алфавитно-цифровые индикаторы (не показаны). Тактовым и сбросовым входами сигнатурного анализатора являются соответственно тактовый и сбросовый вход сдвигающего регистра, а информационным входом — дополнительный вход сумматора по моду ю дВа. Так- >0 товий вход анализатора 15 соединен с выходом элемента 4 задержки, а вход сброса — с входом сброса триггера 9 .и ключом 16 промежуточного пуска устройства.

На временной диаграмме сигналов работы устройства (фиг. 2) показаны импульсы 17, генерируемые генератором 1, сигналы 18 и 19 соответственно счетчиков 2 и 8, сигнал 20 триггера 9, З0 сигналы 21 счетчика 10, сигналы 22 на выходах формирователей 12, сигналы 23 на выходах формирователей 13, сигналы 24 на выходах пороговых элементов 14, сигнал 25 на выходе элемента задержки 4, сигнал 26 на информационном входе анализатора 15, двоичные последовательности 27 и 28, формирующие сигнатуры соответственно для первой и К-ой микросхемы памяти. 40

Устройство работает следующим образом.

В исходном состоянии счетчики 2, 8 и 10, триггер 9 и анализатор 15 сброшены (цепи сброса и пуска на

45 фиг. 1 не показаны) . При запуске устройства генератор 1 начинает генерировать импульсы 17 (фиг. 2), которые стробируют элементы И 3.1 и 3.2 и изменяют состояние счетчика 2. При этом

50 на адресные входы проверяемого блока 6 постоянной памяти код одного и того же адреса будет поступать до тех пор, пока при помощи счетчика 2 и коммутатора 7 не будут опрошены все выходы блока 6 контролируемои.постоян— 55 ной памяти. После этого состояние счетчика 8 изменится (по сигналу переполнения с выхода счетчика 2), и будут вновь опрашиваться выходы блока 6. Генератор 1 выдает импульсы до тех пор, пока не будут опрошены выходы блока 6 при всех возможных состояниях счетчика 8, после чего взводится триггер 9, который через элемент

ИЛИ-НЕ 11 запирает генератор !.

Так как счетчик 8 формирует коды младших разрядов адреса блока 6, которые обычно выбирают слова из одной микросхемы, определяемой кодом стар" ших разрядов адреса, то на выходе коммутатора 7 сформируется двоичная последовательность 27, каждый бит которой соответствует содержимому одной ячейки. первой микросхемы проверяемого блока 6. Анализатор 15 осуществляет преобразование двоичной последовательности в сочетание символов— сигнатуру. При изменении во входной последовательности хотя бы одного бита сигнатура резко меняется. Эталонная сигнатура для каждой .микросхемы исправного блока 6 постоянной памяТи может определяться экспериментально или путем математических расчетов на

ЭВМ. Она может быть занесена в документацию и использоваться для визуального сравнения с реальной сигнатурой или храниться в запоминающем устройстве ЭВМ и использоваться для автоматического сравнения с результатом контроля.

После того как будет определена исправность или неисправность первой микросхемы проверяемого блока 6 памяти, нажимается ключ 16 для промежуточного пуска устройства. При этом сбрасываются анализатор 15 и триггер 9, а содержимое .счетчика 10 увеличивается на единицу. Поэтому в проверяемом блоке 6 памяти выбирается вторая мик-. росхема, которая контролируется аналогичным образом.

Контроль блока 6 памяти заканчивается после того, как заполнится счетчик 10, т.е. поочередно -будут выбраны все микросхемы блока 6 памяти, и для каждой из них сформирована своя сигнатура.

Технико-экономическое преимущество предлагаемого устройства заключается в том, что оно позволяет снизить затраты времени на диагностирование неисправности блоков постоянной памяти для сложных вычислительных комплексов.

8б8843

Формула изобретения

Устройство для контроля блоков постоянной памяти, содержащее генератор сигналов, основной счетчик адресных сигнапов, анализатор, счетчик выходных сигналов, основные элементы И и формирователи выходных сигналов, элемент задержки, коммутатор, пороговые элементы, причем выход генератора сиг- )o налов соединен с первыми входами ocHQBHhtx элементов И, выходом устройства н входамн элеМента задержки и счетчика выходных сигналов, адресные выходы которого подключены к одним из входов коммутатора, а выход переполнения - ко входу основного счетчика адресных сигналов, адресные выходы которого соединены со вторыми входами основных элементов И, выходы которых подключены соответственно ко входам основных формирователей выходных сигналов, выходы которых являются одними из адресных выходов устройства, входы пороговых элементов являются входами устройства, а выходы подключены к другим входам коммутатора, выход которого соединен с информационным входом анализатора, тактовый вход которого подключен к выходу элемента задержки, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, оно содержит элемент ИЛИ-НЕ, дополнительные элементы И и формирователи выходных сигналов, триггер, ключ и дополнительный счетчик адресных сигналов, выходы которого соединены с одними из входов дополнительных элементов,И, другие входы которых соединены с выходом генератора сигналов, а выходы — с входами дополнительных формирователей выходных сигналов, выходы которых являются другими адресными выходами устройства, вход дополнительного счетчика адресных сигналов подключен к инверсному выходу триггера, установочный вход которого подключен к выходу переполнения основного счетчика адресных. сигналов, вход сброса триггера соединен со входом сброса анализатора и с одним из выводов ключа, другой вывод которого соединен с шиной нулевого потенциала, прямой выход триггера и выход переполнения дополнительного счетчика адресных сигналов соединены со входами элемента ИЛИ-НЕ, выход которого соединен с управляющим входом генератора сигналов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке ¹ 2855182/18-24, кл. G 11 С 29/00, 1979.

2. Авторское свидетельство СССР по заявке ¹ 2709645/24, кл. G 11 С 29/00, 1979 (прототип).

868843 корректор С. Шекмар

Подписное

Л 2. Л

Филиал, ППП Патент, г. Ужгород, ул, Проектная, 4

Составитель

Редактор Е. Спиридонова Техред А.Савка

Заказ 8340375 Тираж 648

ВЧИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва И-35 Раушская нао. д. 4/5