Устройство для контроля параллельного двоичного кода на четность

Устройство для контроля параллельного двоичного кода на четность

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ЕТЕПЬСТВУ (е1) Дополнительное к аат. саид-ау (22) Заявлено 070180 (2f ) 2865062/18-24

Сеюз Севетсиих

Сецнааистических

Республик а»871166 (51)щ лз с присоединением заяаки МG 06 F ll/19

ГееуяарстаеявыЯ кеиятет

СССР во дмаи изебретенмЯ

s еткрытаЯ, (23) приоритет

Опубликовано 07.10.81. Бюллетень Н9 37

Дата опубликования описания 07.1081 (53) УДК 681 З (088.8) (72) Авторы изобретения

В.В. Зуб, В.Н. Свирин, С.И. Емец и В.И. Стйнl г (73) Заявитель (54) УСТРОИСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО

ДВОИЧНОРО КОДА HA ЧЕТНОСТЬ

Изобретение относится к вычисли- тельной технике и может применяться для обнаружения ошибок при передаче информации в двоичном коде.

Известны устройства для контроля передач двоичной информации, состоящее из элементов И, ИЛИ и усилительного элемента с парафаэным выходом и устройства, состоящие из регистра элементов И, ИЛИ и счетного триг» гера (1).

Недостатком известных устройств является их сложность, которая возрастает с ростом разрядности контролируемого кода. t5

Наиболее близким техническим реше-, нием к изобретению является устройство для контроля параллельного двоичного кода на четность, содержащее два элемента И, регистр сдвига, триг- 20 гер со счетным входом, причем инфор- . мационными входами устройства являются параллельные входы регистра сдвига, нулевые разрядные выходы которого соединены с входами первого

° элемента И, выход которого соедннен с первым входом второго элемента И, с шиной тактовой частоты, а его выход - с входом сдвига регистра сдвига, выход которого соединен eo . 30 счетным входом триггера, выход которого является выходом устройства (21.

Недостаточно высокое быстродействие известного устройства определяется тем, что количество сдвигающих импульсов, необходиьых для проверки кода на четность, определяется номером старшего разряда, содержащего логическую 1 .

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для контроля параллельного двоичного кода на четность, содержащее элемент И, триггер четности и регистр сдвига, каждый разряд которого содержит триггер„ единичный вход которого является информационным входом устройства, причем выход элемента И соединен со счетным входом триггера четности, выход которого является выходом устройства, первый вход элемента И соединен с выходом регистра сдвига, а второй вход — с синхронизирующим входом устройства, в каждый разряд регистра сдвига введены дополнительный элемент И и элемент ИЛИ, единичный выход триггера каждого разряда соединен с первыми входами соответ871166 ствующего дополнительного элемента И и элемента ИЛИ, выход которого соединен со сдвигающим входом триггера последующего разряда регистра, и с вторым входом элемента ИЛИ последующего разряда, сдвигающий вход триггера старшего разряда соединен со вторым входом элемента ИЛИ данного разряда и с входом сигнала логического 0 устройства. Выход элемента ИЛИ младшего разряда является выходом регистра. Синхронизирующий вход устройства соединен с вторыми входами дополнительных элементов И, выходы которых соединены с нулевыми входами триггеров соответствующих разрядов. 15

На чертеже изображена схема устройства для проверки четырехразряд„ного параллельного двоичного кода на четность.

Устройство содержит регистр сдвига 1, состоящий из элементов ИЛИ

2 - 5, триггеров 6 — 9 и дополнительнь1х элементов И 10 - 13, элемент И 14„ триггер 15 четности со счетным входом.

25 разряд регистра сдвига содержит триггер б, элемент ИЛИ 2 и дополнительный элемент И 10. Первые входы элементов И 10 и ИЛИ 2 соединены с прямым выходом триггера б. Второй вход элемента ИЛИ 2 соединен с информационным входом триггера б, выход — с информационным входом триггера 7 последующего разряда регистра. Второй вход элемента И 10 соединен с синхронизирующим входом 17, 35 а выход — с синхронизирующим входом триггера 6 разряда регистра.

Выход элемента ИЛИ 5 младшего разряда соединен с первым входом элемента И 14, второй вход которого сое- 4О динен с входом 17. Выход элемента И

14 соединен со счетным входом триггера 15 четности. Информационный вход триггера б старшего разряда соединен с выходом 0 16 ° Вход установки всех триггеров в нулевое состояние на чертеже не показан.

Устройство работает следующим образом.

В исходном состоянии йрямые выходы gg триггеров б — 9 и 15 установлены в нулевое состояние. На входах элементов И 10 — 13 соединенных с прямыми выходами триггеров 6 — 9 установлены потенциалы, запрещающие прохождение сдвигающих импульсов на синхронизирующие входы соответствующих триггеров регистра.

Контролируемый код, например 1010, подается на входы регистра и записывается в нем, т.е. на прямых выходах 60 триггеров б и 8 устанавливаются 1, а состояния триггеров 7 и 9 не изменяются, Высокие потенциалы с выходов триггеров 6, 8 разрешают прохождение 65 сдвигающих импульсов через элементы И 10 и 12 на синхронизирующие входы соответствующих триггеров. Высокий потенциал через элементы ИЛИ 2 — 5 поступает на вход элемента И 14.

С приходом первого импульса вход 17 изменяется состояние триггера 15 и перезаписывается 1 в триггере

8, которая поступает на информационный вход этого триггера через элемент ИЛИ 2 с прямого выхода триггера

6, и записывается 0 в триггер 6 °

Низкий потенциал с прямого выхода. триггера б блокирует прохождение следующих сдвигающих импульсов по входу 17 через элемент И 10 на синхронизирующий вход триггера 6.

С приходом второго сдвигающего импульса происходит изменение состояния триггера 15 низкий потенциал, поступающий от прямого выхода триггера б на информационный вход триггера

8, записывается в триггер 8, и низкий потенциал с прямого выхода этого триггера блокирует прохождение следующих сдвигающих импульсов по входу

17 через элемент И 12 на синхрониэирующий вход триггера 8.

Цикл сдвига для кода 1010 в регистре заканчивается за два такта.

Триггер 15 со счетным входом дважды изменяет свае состояние и„выдает признак четности контролируемого када. В прототипе для этого понадоби-. лись бы 4 такта сдвигающих .импульсов.

В общем случае 0 в проверяемом коде блокирует соответствующие триггеры разрядов регистра сдвига, и в последнем осуществляется сдвиг только логических 1 .

Таким образом, предложенное устройство для контроля на четность кода требует столько тактов сдвигаю ющих импульсов, сколько логических, 1 имеется в коде, и его быстродействие выше, чем у прототипа. Формула изобретения

Устройство для контроля параллельного двоичного кода на четнасть, содержащее элемент И, триггер четности и регистр сдвига, каждый разряд которого содержит триггер, единичный вход которого является информационным входом устройства, причем выход элемента И соединен со счетным входом триггера четности, выход которого является выходом устройства, первый вход элемента И соединен с выходом регистра сдвига, а второй — с синхроиизирующим входом устройства,. о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в каждый разряд регистра сдвига введены дополнительный элемент И и элемент ИЛИ, причем единичный выход; триггера каждого разряда соединен с первыми входами соответствующего дополнительного элемента И и эле871166

Составитель И. Сигалов

Редактор Л. Утепина Техред А.Бабинец Корректор Н. Швыдкая

Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-.35, Раушская наб., д. 4/5

Заказ 8436/21

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 мента ИЛИ, выход которого соединен со сдвигающим входом триггера последующего разряда регистра, и со вторым входом элемента ИЛИ последующего разряда, сдвигающий вход триггера старшего разряда соединен со вторым входом элемента ИЛИ данного разряда и со входом сигнала логического нуля устройства, выход элемента ИЛИ м адшего разряда является выходом регистра, синхронизирующий вход устройства соединен со вторыми входами дополнительных элементов И, выходы, которых соединены с нулевыми входами тригге- ров соответствующих разрядов.

Источники информации, принятые во внимание при экспертизе

1. Каган Б.М., Каневскнй М.M. цифровые вычислительные машины и системы. M., Энергия, 1973, с. 634, 637.

2. Авторское свидетельство СССР

У 530332, кл. G 06 P 11/10, 1972 (прототип).