Устройство для задания режимов работы цифровой вычислительной машины и индикации ее состояния

Устройство для задания режимов работы цифровой вычислительной машины и индикации ее состояния

Иллюстрации

Показать все

Реферат

 

О П И C А Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ВТЕЛЬСТВУ

Союз. Советских.Социалистических

Реслублик (1)873240 (61) Дополнительное к авт, саид-ву(22) Заявлено 081079 (2) ) 2828227/18-24

Р )М. Кл.з 0 06 Р 9/02 с присоединением заявки ¹

Государственный комитет

СССР ио делам изобретений н открытий (23) Приоритет

Опубликовано 15.1081.Бюллетень 89 38 (53) УДК 681. 325 (088.8) Дата опубликования описания 1510S1

Е.П. Балашов, И.О. Горский, М.С. Куприянор, Л.A. Клубок, A..A. Никехин и A.Â. Провинон :"> ." с (, 1,:", !

I (72) Авторы изобретения. (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ РЕЖИМОВ РАБОТЫ

ЦИФРОВОЙ ВЬИИСЛИТЕЛЬНОЙ МАШИНЫ И ИНДИКАЦИИ

ЕЕ СОСТОЯНИЯ

Изобретение относится к вычислительной технике и может быть исполь-, зовано при .построении ЦВМ.

Известно устройство для задания режимов работы ЦВМ и ее индикации:, включающее матрицу индикаторных ламп и матрицу переключателей, которйе; связаны с блоком обработки данных кабелем. Взаимодействие устройства;и блока выработки данных осуществляется по специальным цепям, которые управляются генератором и подключают внутренние регистры блока обработки данных к матрицам пульта уйравления (1) .

Недостатком данного устройства является сложность схем синхронизации и большие затраты оборудования на реализацию передачи информации из устройства в блок обработки информации, и наоборот;

Наиболее близким к изобретению по технической сущности .и достигаемому результату является устройство для. задания режимов работы ЦВМ и индикаиии ее состояния, содержащее блок набора Информации, информационные выходы которого соединены со входами блока выдачи информации, блока сравнения адресов, выход которого соединен с одним входом блока управления, другой вход которого соединен с выходом блока выработки управляющих сигналов, а также регистром признаков, выходы которого соединены с блоком. выдачи информации, .блок индикации, соединенный с регистром индикации и процессором, к которому подключены блоки сравнени". адресов, управления, выдачи информации, регистр индикации (2).

Недостатком устройства является его низкое быстродействие.

Цель изобретения — повышение бы15 стродействия устройства.

Поставленная цель достигается тем, что в устройство для задания режимов работы цифровой вычислительной машины и индикации ее состояния, содер20 жащее блок набора информации, выход которого соединен с первым входом схемы сравнения и со входом блока элементов И, блок ручного управления, блок индикации и шифратор, rlepвый, второй входы и вь ход которого соединены соответственно с выходом схемы сравнения, с первым выходом блока ручного управления и с первым выходом устройства, причем второй

30 вход схемы сравнения является первым

873240 входом устройства, введены блок памяти, счетчик, коммутатор и дешифратор, причем-информационный вход блока памяти соединен со вторым входом устройства и с выходом блока элементов И, третий вход устройства через дешифратор соединен со входом блока ручного управления, второй выход которого соединен. с запускающим, входом блока памяти, третий выход блока ручного управления соединен со счетным входом счетчика и с уп30 равляющим входом коммутатора, первый информационный вход которого соединен с четвертым входом устройства, выход счетчика соединен со входом блока набора информации, со вторым 1$ информационным входом коммутатора и с адресным входом блока индикации, анформационный вход которого и второй выход устройства соединены с выходом блока памяти, а адресный вход ;у блока памяти соединен с выходом коммутатора.

На чертеже представлена структурная схема устройства для задания режимов,Работы ЦВМ и индикации ее состояния.

Устройство содержит процессор 1, коммутатор 2, блок 3 набора информации, блок элементов И 4, схему 5 сравнения, шифратор 6, блок 7 ручно- ЗО

ro управления, дешифратор 8, счетчик

9, блок 10 памяти, входы 11-14, выходы 15 и 16, блок 17 индикации.

Блок 3 набора информации содержит совокупность переключателей, кнопок 35 для задания режимов работы устройства, режимов обращения к памяти и т.п. Схема 5, сравнения сравнивает адрес, установленный на переключателях Адрес памяти, с содержимым адресного регистра постоянной или 4О оперативной памяти, которое поступает из процессора 1, и может быть реализована на основе элементов Сумма по модулю два™ . Блок 7 ручного управления обеспечивает выработку сигналов поступающих на шифратор 6, счетчик 9, коммутатор 2, блок 10 памяти. Он может быть реализован на . основе счетчика, с определенных выходов которого снимаются синхронизи- ® рующие сигналы. Блок 17 индикации обеспечивает индикацию состояния регистров и отдельных управляющих триггеров, характеризующих работу процессора и каналов ввода-вывода. Блок ® элементов И 4 обеспечивает передачу информации из регистров блока 3 в бЛок 10 памяти. Регистры образуются группами перекуючателей и кнопок.

Блок элементов И 4 может быть организован также на основе мультиплек- 40 соров. Шифратор 6 преобразует сигналы, поступающие с кнопок и соответствующих переключателей пульта, в сигналы, необходимые для аппаратурного уцравления процессором 1. Дешиф- 65 ратор 8 формирует сигнал в случае, если в процессоре 1 выполняется безадресная команда (микрокоманда).

Счетчик 9 необходим для адресации блока 10 памяти. Коммутатор 2 обеспечивает прохождение адреса либо со счетчика 9, либо из процессора 1 и может быть реализован на основе мультиплексора. Блок 10 памяти представляет собой оперативное запомина ющее устройство и содержит образ блока 3 набора информации (состояния всех переключателей и кнопок), информацию, подлежащую индикации в блоке 17 индикации, регистры признаков, которые размещаютсй в соответствующих ячейках блока 10 памяти.

Устройство может работать .в двух режимах.

8 первом режиме, когда в процессоре 1 реализуется адресная инструкция (команда, микрокоманда), происходит обращение к памяти, в которой хранятся программа и данные, или к

1 блоку 10 для чтения соответствующих ячеек памяти в процессоре 1 и определения, режима устройства или записи признаков и информации, подлежащей индикации.Обращение к блоку 10 происходит через вторые входы коммутатора 2, на управляющий вход которого подается нулевой сигнал из второго выхода блока 7.

Во втором режиме, когда в процессоре 1 выполняется безадресная инструкция, дешифратор 8 вырабатывает сигнал, который поступает в блок 7 ручнОго управления, который обеопечивает подачу сигналов на управляющие входы счетчика 9 (обеспечивая переадресацию), коммутатора 2 (подключая выходы счетчика 9 к адресным входам блока 10 памяти (обеспечивая режим Чтение или Запись ) .

Блок 10 имеет две зоны: первая зона содержит информацию, поступающую из блока 3, а вторая эона — информацию, которая выводится в блок 17. 3а каждый такт процессора 1, в котором -выполняется безадресная инструкция, в устройстве происходит либо запись в одну ячейку памяти. первой зоны, либо вывод содержимого ячейки памяти второй зоны в блок 17 индикации..

Допустим, первая зона включает 0-m адресов, а вторая эона m — - n адресов. При возникновении сигнала на выходе дешнфратора 8 происходит увеличение содержимого счетчика 9 на 1 1 содержимое регистра блока 3 набора информации, адрес которого установлен в данный момент времени на счетчике 9, поступает через блок элемента И 4 на информационные входы блока 10, так как при этом подается сигнал Запись из блока 7, в соответствующую ячейку первой зоны производится запись содержимого

873240

ВНИИПИ Заказ 9049/75, Тираж 748 Подписное

Филиал ППП Патент, r.Óæroðîä, ул.Проектная,4 адресуемого регистра блока 3 набора информации.

В дальнейшем работа устройства происходит аналогично до адресации последней ячейки первой эоны. После этого иэ блока 7 на блок 10 подается сигнал Чтение, по которому 5 информация из ячеек второй зоны выводится через информационные выходы блока 10 памяти в блок 17 индикации.

tO

, Таким образом, изобретение позволяет значительно повысить быстродействие известного устройства за счет введения новых узлов и связей, обеспечивающих увеличение скорости ско- 15 пирования состояний органов управления и вывода информации на индикацию.

Формула изобретения 20

Устройство для задания режимов работы цифровой вычислительной машины и индикации ее состояния, содержащее блок набора информации, выход которого соединен с первым входом схемы сравнения и со входом блока элемента И, блок ручного управления, блок индикации и шифратор, первый, второй входы и выход которого соединены соответственно с выходом схемы 30 сравнения, с первым выходом блока ручного управления и с первым выходом устройства, причем второй вход схемы сравнения является первым входом устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в него введены блок памяти, счетчик, коммутатор и дешифратор, причем информационный вход блока памяти соединен со вторым входом устройства и с выходом блока элементов И, третий вход устройства через дешиф- . ратор соединен со входом блока ручного управления, второй выход котогого соединен с запускающим входом блока памяти, третий выход блока ручного управления соединен со счетным входом счетчика и с управляющим входом коммутатора, первый информационный вход которого соединен с четвертым входом устройства, выход счетчика соединен со входом блока набора информации, со вторым информационным . входом коммутатора и с адресным входом блока индикации, информационный вход которого и второй выход устройства соединены с выходом блока памяти, а адресный вход блока памяти соединен с выходом коммутатора.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 3670311, кл. G 06 F 9/14, опублик. 1972 °

2. Процессор.ЭВМ ЕС-1020. Под. ред. Ларионова A. M. Статистика, 1975, с. 138, рис. 9.1 (прототип).