Запоминающее устройство с самоконтролем

Запоминающее устройство с самоконтролем

Иллюстрации

Показать все

Реферат

 

Союз Соаетскнд

Сециалнстнческмк

Рвслубпнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТЕЛЬСТВУ

) (61) Дополнительное к авт. саид-ву— (22) Заявлено 140280 (21) 2883225/18-24 (51) М с присоединением заявки ¹ (23) ПриоритетG 11 С 11/00

Государственный комитет

СССР но делам изобретений н открытий

Опубликовано 23,10.81,Бюллетень ЙУ 39 (53) УДК 681. 327 (088. 8) Дата опубликования описания 2310.81

Московский ордена Ленина энергетйче4-„кий : институт (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОИСТВО С САМОКОНТРОЛЕМ

Изобретение относится к запоминаю щим устройствам.

Известно устройство, содержащее панели памяти, формирователи контрольных разрядов кода Хэмминга, формирователи проверочного слова, дешифратор одноразрядных ошибок, схему обнаружения двухразрядных ошибок (11 .

Недостатком этого .устройства является невозможность устранения пакетных ошибок.

Наиболее близким техническим решением к данному изобретению является запоминающее устройство с самоконтролем, содержащее многоразрядные панели 15 памяти, схему обнаружения отказавшей панели памяти, схему обнаружения отказавших разрядов в панели памяти и позволяющее исправлять 4-х разрядные пакеты ошибок с помощью 8-ми контроль-20 ных раарядов в 32 информационных разрядах (или 8-ми разрядных ошибок с помощью 16 контрольных разрядов при

64 информационных разрядах) P2) .

Недостатком этого устройства является низкая эффективная емкость вследствие избыточности в контрольных разрядах, приходящихся на один исправляемый разряд с ошибкой, а также высокой избыточности в прове- 30 рочных разрядах по отношению к количеству ийформационных разрядов.

Цель изобретения — увеличение эффективной емкости устройства.

Поставленная цель достигается тем, что в запомннакщее устройство с самоконтролем, содержащее первый накопитель. формирователи сигналов четкости и регистр числа, причем входы первой группы входов первого накопителя соединены со входами формирователей сигналов четности первой группы и являются входами, а выходы регистра числа - выходами устройства, выходы формирователей сигналов четности первой группы подключены ко входам второй группы входов первого накопителя, выходы первой группы выходов которого соединены со входами формирователей сигналов четности второй группы и одними из входов регистра числа, введены второй накопитель, формирователи контрольных сигналов, схем сравнения и мультиплексор, причем входы формирователей контрольных сигналов первой группы подключены ко входам формирователей сигналов четности первой группы, а выходЫ - к входам третьей группы входов первого накопителя, 875456 один из входов, первой группы сравнения соединены с выходами формирователей сигналов четности второй группы, другие - с выходами второй группы выходов первого. накопителя, а выходы — с одними из входов мультиплексора и второго накопителя, входы формирователей контрольных сигналов второй группы подключены к выходам первой группы выходов первого накопителя, а выходы — к одним из входов вто рой схемы сравнения, другие входы которой соединены с выходами третьей группы выходов первого накопителя, а выходы — с другими входами второго . накопителя, другие входы мультиплексора подключены к выходам второго накопителя, а выходы — к другим входам регистра числа.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит первый 1 и второй 2 накопители, являющийся накопителем постоянного типа, первую группу формирователей 3 сигналов четности, первую группу формирователей 4 контрольных сигналов, мультиплексор 5, регистр б числа, вторую группу формирователей 7 сигналов четности, вторую группу формирователей 8 контрольеых сигналов, первую 9 и вторую 10 схемы сравнения.

0 !

Входы первой группы входов первого накопителя.1 соединены со входами формирователей 3 сигналов четности первой группы и являются входами, а выходы регистра числа б — выходами устройства. Выходы формирователей 3 сигналов четности первой группы подключены ко входам второй группы входо первого накопителя 1, лервая группа выходов которого соединена со входами формирователей 7 сигналов четности ,второй группы .и одними из входов реги стра б числа. Входы формирователей 4 контрольных сигналов первой группы подключены ко входам формирователей

3 сигналов четности первой группы, а выходы — к выходам третьей группы выходов первого накопителя 1..Одни из входов первой схемы 9 сравнения соединены с выходами формирователей

7 сигналов четности второй группы, другие — с выходами второй группы выходов первого накопителя 1, а выходы - с одними из входов мультиплексора 5 и второго накопителя 2.Входы формирователей 8 контрольных сигналовр второй группы подключены к выходам первой группы выходов первого накопителя 1, а выходы — к одним иэ входов второй схемы 10 сравнения, другие входы которой соединены с выходами третьей группы выходов первого накопителя 1, а выходы — с другими входами второго накопителя 2, Другие входы мультиплексора 5 подключены к выходам второго накопителя

35 в

"50

40 б5

2, а выходы — к другим входам регистра б числа.

Первый накопитель 1 выполнен из многоразрядных панелях памяти. Формирователи контрольных сигналов первой 4 и второй 8 групп являются формирователями сигналов по нечетному модулю.

Устройство работает следующим образом.

На входы устройства в очередном цикле записи поступают двоичные коды чисел, которые записываются в информационные разряды первого накопителя 1 непосредственно через входы первой группы входов, а в контрольные разряды первого накопителя

1 записываются коды чисел соответственно с выходов формирователей 3 сигналов четности первой группы и с выходов формирователей 4 контрольных сигналов первой группы (по нечетному модулю).

Если A — нечетный выбранный модуль, то выбираемая разрядность панели памяти первого накопителя 1 равна (A-1)-разрядов, количество формирователей сигналов четности первой 3 и второй 7 групп также равно A-1 и количество контрольных разрядов для записи контрольных сигналов четности в первом накопителе 1 равно К = A-1. При этом первый формирователь 3 сигналов четности первой группы вырабатывает признак четности для всех первых разрядов всех панелей первого накопителя 1 и записывает его в первый контрольный разряд. Второй формирователь

3 сигналов четности первой группы вырабатывает признак четности для всех вторых разрядов всех панелей памяти первого накопителя 1 и записывает его во второй контрольный разряд. И так далее. Формирователь 3 сигналов четности первой группы вырабатывает признак четности для всех (A-1)-х разрядов со всех панелей памяти и записывает его в (A-1) контрольный разряд первого накопителя 1.

Для выбранного модуля А количество контрольных разрядов, вырабатываемых формирователями контрольных сигналов первой группы 4 определяется иэ выражения Км = 1 + 0О91 A), где (log A)целая часть числа. Количество панелей памяти первого накопителя с разрядностью (А-1) для выбранного модуля A определяется величиной модуля А, и при этом одна панель памяти первого накопителя 1 отводится для записи контрольных разрядов по четности.

Общая информационная разрядность числа для выбранного модуля А может быть не более величины М = (A-1)(A-1).

В табл. 1 приведены различные харак. теристики, которые позволяют выбрать нужный модуль для коррекции оыибон.

- 875456

Таким образом, при выбранном нечетном модуле Л можно иметь панели памяти в первом накопителе 1 с разрядностью (A-1) .

Выработка М контрольных разрядов произ водится следующим образом.

Всем (A-1) разрядам с первой панели памяти первого накопителя 1 придается вес 1. Всем (А-,1) -разрядам со второй панели памяти придается вес

2. Всем (A-1)-разрядам с третьей

10 панели памяти придается вес 3 н так далее, всем (А-1) разрядам с А-1 панели памяти придается вес А. Указанные разряды в соответствии с присвоенными номерами (весамн) поступают на формирователь 4 контрольных >5 сигналов. Известно, что формирователи по нечетному модулю имеют входы

-с весами 1,2,4... т.е. равными степени двойки. Поэтому, для того, чтобы иметь вес не равный степени двойки, Щ необходимо разряды с такнми весами подать одновременно на несколь-ко входов с разлйчными весами формирователей 4 контрольных сигналов по нечетному модулю 4. Это позволяет закодировать все A-панелей памяти первого накопителя 1.

При считывании работа устройства происходит следующим образом.

3g лей памяти первого накопителя 1 поступают в выходной регистр 6 числа, на входы формирователей 7 сигналов четности второй группы, входы формирователей контрольных 8 сигналов второй группы. B формирователях 7 .сигналов четности второй группы производится выработка (A-1)-признака четности по аналогичному, описанному выае, алгоритму. Полученные .признаки четности поступают на входы пер- 40 вой группы первой схемы 9 сравнения, на входы второй группы которой по-ступают К контрольных разрядов иэ первого накопителя 1. Первая схема

9 сравнения сравнивает коды и выраба- 4g тывает признак нестравнения для тех из (А-1)-разрядов первого накопителя 1, в которых произошла ошибка, если таковая имеется. Таким образом, в группе из (А-1)-разрядов ьы узнаем номера отказавших разрядов йервого накопителя 1, Для исправления необходимо знать еще и номер отказавшей панели памяти первого накопителя 1. Этот номер находится следующим образом.

По алгоритму, аналогичному для выработки К контрольных разрядов с помощью формирователей 4 контрольных сигналов первой группы (по нечетному модулю), формирователями 8 контрольных сигналов второй группы производится выборка К„контрольных разрядов из информационных и К4 контрольных разрядов. Полученные К контрольных разрядов поступают на одни из входов второй схемы 10 сравнения, на другие входы которой поступают контрольные К разрядов из первого накопителя 1. Вторая схема 10 сравнения позволяет определить, на сколько изменился модуль, если произошла ошибка в панелях памяти первого накопителя 1. На одном или нескольких выходах второй схем 10 сравнения появятся признаки несравнения, соответ-. ствующие произошедней ошибке. Выходы первой 9 и второй 10 .схем сравнения поступают на соответствующие входы второго накопителя 2, где и вырабатывается номер отказавшей панели памяти первого накопителя 1. Это происходит следующим образом. Возьмем для определенности величину модуля

А-7. Для понимания принципа определения номера отказавшей панелью памяти составляется таблица 2 однозначного соответствия между количеством отказавших разрядов в панели памяти, величиной изменившегося иэ-за отказа моду.-. ля и кодом номера отказавшей панели памяти первого накопителя 1.

Аналогичные таблицы нетрудно построить и для других модулей A Данная таблица зашивается во второй накопитель 2 (постоянного типа), на выходе которого будем иметь двоичный код номера-отказавшей панели памяти первого накопителя 1.

Затем с помощью мультиплексора 5 и регистра 6 числа производится исправление кода числа, соответствующего разрядам отказавшей панели памя ти накопителя 1.

Технико-экономическое преимущество предлагаемого устройства заключается в уменьшении количества контрольных разрядов, приходящихся на один разряд ошибки при одновременном увеличении количества информационных разрядов накопителя, за счет чего увеличена эффективная емкость устройства.

875456

Таблица 1

Физические свойства

К„Км Величина

Км +Mr

Устройство

Величина

Ки+ Kr

Модуль Количество и нформаци— онных разрядов

Предлагаемое

4 3

1,75

0,44

36

100 б 3

10 4

12 4

16 5

18 5

1,5

0,25

1,4

0,14

13

17

0,11

0,08

0,07

144

13,3

1,31

1,28

256

324

Известное

3.2

4 4 2

8 8 2

0,25

0,25

Таблица 2

Величина изменившегося модуля б 4 3 1 2

0 (7) Формула изобретения

Количество ошибок, произошедших в панели памяти ЗО

II I () 1 2 3 4 5 б

1 4 5 2 3 б

2 1 3 4 б 5

3 5 1 6 2 4

4 2 б 1 5 3 40

6 3 2 5 4 1

7 7 7 7 7

Запоминающее устройство с самоконтролем, содержащее первый накопитель,, формирователи сигналов четности и регистр числа, причем входы первой фруппы выходов первого накопителя соединены со входами формирователей сигналов четности первой группы и являются входами, а выходы регистра числа - выходами устройства, выходы формирователей сигналов четности 40 первой группы подключены ко входам второй группы входов первого накопителя, выходы первой группы выходов которого соединены со входами формирователей сигналрв четности второй группы и одними из входов регистра числа, о т л и ч а ю щ е е с я тем, что, с целью увеличения эффективной емкости устройства, оно содержит второй накопитель, формирователи контрольных сигналов, схемы сравнения и мультиплекстор,причем входы формирователей контрольных сигналов первой. группы подключены ко входам формирователей сигналов четности первой группы, а выходы — к входам третьей группы входов первого накопителя, одни из входов первой схема оравнения соединены с выходами формирователей сигналов четности второй группы, другие — с выходами второй группы выходов первого накопителя, а выходы— с одними из входов мультиплексора и второго накопителя, входы формирова- телей контрольных сигналов второй группы подключены к выходам первой группы выходов первого накопителя, а выходи - к одним из входов второй схемы сравнения, другие входы которой соединены с выходами третьей группы выходов первого накопителя, а выходы - с другими входами второго накопителя, другие входы мультиплексора подключены к выходам второro накопителя, а выходы — к другим входам регистра числа.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 3573728, кл. 340-146.1, опублик. 1971.

2. Bossen О.С. "Ь-adjancent error

correcting codes", lBM Journal of

research and Ь evelopment 1970, 9 4, р. 402-408 (прототип).

875456

Составитель Т. Зайцева

Редактор Т.Киселева Техред A.Càâêà Корректор В. Бутяга

Заказ 9 356/78 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиап ППП "Патент",г. Ужгород, ул. Проектная, 4