Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<о875465

{61) Дополнительное к авт, свид-ву— (22) Заявлено 110280 (21) 2881148/18-24 (51)М. Кл 3

G 11 С 27/00 с присоединением заявки ¹ (23) Приоритет

ГосударстаенимЯ комитетСССР но делам изобретениЯ н открытнЯ

Опубликовано 2310,81 Ькзллетень h9 39

Дата опубликованмя описания 23.10.81 (53) УДК 681 327.66(088.8) (72) Автор изобретение

Б.Г.Козлов (71) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНИОЩЕЕ УСТРОИСТВО

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в запоминающих устройствах для компенсации дрейфа нуля электрометрических усилителей.

Известно аналоговое запоминающее устройство (АЗУ), содержащее зарядный элемент, вход которого соединен со входом устройства, а выход подключен к накопительному элементу, например конденсатору, и через коммутатор, зарядочувствительный усилитель — к ге- нератору компенсационного тока, а !5 последний к накопительному элементу.

Зарядный элемент, генератор компенсирующего тока и коммутатор управляются с соответствующих выходов генератора тактовых импульсов (1J. 20

Однако в известном устройстве время хранения при заданной точности определяется правильностью выбора и стабильностью коэффициента передачи: зарядочувствительного элемента и гене 25 ратора компенсирующего тока, которые очень трудно сделать стабильными.

Кроме того, данное АЗУ предназначено в основном, для запоминания импульсных напряжений, поскольку в режиме 30 ! хранения входной сигнал должен отсутствовать.

Наиболее близким к предлагаемому по технической сущности является аналоговое запоминающее устройство, содержащее два компаратора, первый вход первого и второй вход второго компаратора объединены и подключены ко входу АЗУ, второй вход первого и первый вход второго компараторов также объединены н подключены к выходу входного повторителя напряжения, а вход последнего — к накопительному элементу н выходам генераторов тока и дополнительного генератора тока, выходу разрядного блока и входу выходного повторителя напряжения. Выход последнего является выходом АЗУ. Выход первого компаратора подключен ко входу генератора тока н управляющему входу второго компаратора ° Выход второго компаратора подключен ко входу дополнительного генератора тока и первому входу блока управления, а выход последнего к управляющему входу первого компаратора. Второй вход бло-. ка управления соединен с шиной управления (2) .

Однако такое АЗУ имеет сравнительно невысокую точность и малое

875465 время хранения, время выборки в нем сравнительно велико и, кроме того, оно может запоминать сигналы только одной полярности, а также при наличйи . на накопительном элементе напряжения меньшего по абсолютной величине, 5 чем входной сигнал.

Цель изобретения — повышение точности и быстродействия устройства, увеличения времени хранения информации устройства и расширение области

его применения за счет запоминания сигналов обеих полярностей.

ПОставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее накопительный элемент, например конденсатор, одна 15 из обкладок которого соединена с первым входом зарядно-разрядного блока, выход зарядно-разрядного блока подключен к шине нулевого потенциала, первый повторитель напряжения, Щ выход которого соединен с выходом устройства и с первыми входами первого и второго компаратора, вторые входы которых подключены ко входу устройства, шину управления, введены второй повторитель напряжения, генератор тактовых импульсов, форми-. рователь импульсов, элементы И, детектор и дифференциальный усилитель, выход которого соединен с другой обкладкой, конденсатора, выход гене-. ратора тактовых импульсов соединен со входом формирователя импульсов, выход которого подключен к первым входам элементов И, вторые входы которых соединены с выходом первого компаратора, выход второго компаратора соединен с третьим входами элементов И, четвертые входы которых подключены к шине управления, выходы первого и второго элементов И соеди- 40 иены соответственно со входами дифференциального усилителя, выход третьего элемейта И соединен со вторым входом зарядно-разрядного блока и с первым входом детектора, второй 4 вход которого соединен с шиной потенциала, третий вход детектора подключен к выходу второго повторителя напряжения, выход детектора соединен со входом первого повторителя напря-. жения, выход второго повторителя напряжения соединен с третьим входом зарядно-разрядного блока, а также тем, что зарядно-разрядный блок выполнен на первом,,втором и третьем

МОП-транзисторах сток первого из !

55 которых соединен с первым входом блока, сток второго МОП-транзистора с выходом блока, сток третьего МОПтранзистора подключен к третьему входу блока, затворы МОП-транзисторов о соединены со вторым входом блока, а истоки МОП-транзисторов соединены между собой.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит повторители

1 и 2 напряжения, компараторы 3 и 4 элементы И 5-7, шину 8 управления, формирователь 9 импульсов, генератор

10 тактовых импульсов, дифференциальный усилитель 11, накопительный элемент, например конденсатор 12, шину

13 нулевого потенциала, зарядно-разрядный блок 14, детектор 15, транзисторы 16-18 зарядно-разрядного блока 14.

Устройство работает следующим образом.

АЗУ имеет два режима работы — режим "хранение" и режим выборки и работает следующим образом.

Режим "выборки".

В этом режиме по шине 8 управления на элементы 5-7 поступает сигнал разрешения, т.е. по четвертым входам все эти элементы открыты.

Пороги срабатывания компараторов 3 и 4 сигналами смещения выбираются вблизи "нуля" и алгебраическая разность между ними определяет абсолютную точность запоминания входного сигнала Овх .

Пусть компаратор 3 срабатывает при уменьшении U „ ниже U<, а компас ратор 4 - ниже U (U „> U ) .

До включения питающих напряжений накопительный элемент 12 разряден и поэтому при их включении напряжение на входе повторителя 2 и его выходе, а также на выходе повторителя 1 и, соответственно, на его выходе, равно нулю.

Допустим, что,на вход устройства поступает сигнал U < U<.

Хомпараторы 3 и 4 не срабатывает и своими выходными напряжениями открывают элементы И 5 и 7 и закрывают элемент И 6. Продифференцированные на формирователе 9 импульсы генератора 10 прОходят через элементы И 5 и

6. С выхода элемента И 5 они поступают на первый вход дифференциального усилителя 11. На выходе последнего повторяются положительные импульсы, а на выходе элемента И 7 синфазные им импульсы, открывающие на момент действия импульсов МОП-транзисторы

16 и 17, и закрывающие МОП-транзистор 18. Накопительный элемент 12, подключенный к выходу усилителя 11, начинает заряжаться. Напряжение на входе и, соответственно, на выходе повторителя 2 увеличивается. Детектор 15, управляемый по второму входу с выхода элемента 7, отфильтровывает импульсное напряжение и амплитудное значение сигнала с его выхода через повторитель 1 поступает на выход устройства (найряжение 0 хы„) и первые входы компараторов 3 и 4. При достижении значения выходного напря жения U<>+ =U +U<, компаратор 3 сра. батывает и закрывает элементы И 5 и

7. Заряд накопительного элемента 12

875465

Формула изобретения

1. Аналоговое запоминающее устройство, содержащее накопительный элемент, например, конденсатор, одна из обкладок которого соединена с первым входом эарядно-разрядного блока, выход зарядно-разрядного блока подключен к шине нулевого потенциала, первый повторитель напряжения, выход которого соединен с выходом устройства и с первыми входами первого и второго компаратора, вторые входы которых подключены хо входу устройства, шину управления, о т л и ч а ющ е е с я тем, что, с целью повыше ния точности и быстродействия устройства, увеличения вращения хранения информации и расширения области его.применения за счет запоминания сигналов обеих полярностей, в него введены второй повторитель напряжения, генератор тактовых импульсов, формирователь импульсов, элементы И, детекТор и дифференциальный усили,тель, выход которого соединен с другой обкладкой конденсатора, выход генератора тактовых импульсов соединен со входом формирователя импульсов, выход которого подключен к пер-. вым входам элементов И, вторые входы прекращается, МОП вЂ” транзисторы 16 и 17 закрываются, а МОП вЂ” транзистор

1& — открывается. На выходе устройства устанавливается напряжение

0-. а U „ с точностью до порога сраЗь хбатываййя компаратора 3.

Если в начальный моменr работы

АЗУ 0 „ < 01, компараторы 3 и 4.сра" батывают и их выходные напряжения закрывают элемент И 5,открывают эле- менты И 6 и 7. теперь продиФференцированные на формирователи 9 импульсы с генератора 10 через элемент И 6 поступают на второй вход дифференциального усилителя 11, а через элемент 7 синфазно с ними открывают ИОПтранзисторы 16 и 17 и закрывают ИОН- транзистор 18. На выходе усилителя 11 появляются отрицательные импульсы и начинают заряжать накопительный Элемент 12 отрицательным напряжениеМ.

Через повторитель 2, детектор 15 и Я . повторитель 1 это напряжение, как и в первом случае, появляется на выходе устройства и первых входах, компараторов 3 и 4. По.достижении

0эш =0З +0 компаратор 4 возвращается в исходное состояние, а компаратор 3 остается в сработанном состоянии. Элементы И 5-7 закрываются, заряд накопительного элемента 12 прекращается. На выходе устройстнаостается напряжение, равное входному

U6„,„ U ®> с точностью до порога сра-. батывания,компаратора 4.

Работа АЗУ протекает аналогично ,и при начальном заряде накопительного элемента 12, т.е. при наличии выходного сигнала напряжение 0 „„ и в этом случае устанавливается равным 0 @ e точностью до величины порога срабатывания одного иэ компараторов 3 или

4. „„",: 40

Режим "хранения".

В этом режиме по шине 8 на эле- менты И 5-7 поступает сигнал запре» та, т.е. по четвертым входам эти элементы закрыты.

Поэтому независимо от 0 „ и состо- яния компараторов 3 и 4 выходной сигнал U, на выходе устройства будет равен его значению, имеюшемуся в момент предшествующий подаче коман ды запрета по шине 8, т.е. АЗУ запо- ЗО минает сигнал 0 » U вы и переходит в режим "хранение". Время хранения ран АЗУ будет определяться постоянной времени цепи разряда д накопительного элемента 12 $S

Ср С R, где С величина емкости накопительного элемента;

R — сопротивление цепи разряда емкости С. 46

R определяется параллельным соединением входного сопротивления повторителя 2 <более 10 OM) и сопротивлением зарядно-разрядного блока 14

Rp между первым входом и выходом его. Я

Поскольку в режиме "хранение" элемент 7 закрыт, то МОП-транзисторы зарядно-разрядного блока 14, подключенные затворами к его выходу, 16 и

17 закрыты, а МОП-транзистор 18 открыт. При отсутствии МОП-транзистора 18 последовательное сопротивление МОП-транзисторов 16 и 17 в закрытом состоянии составляет около

10 " Ом (при нормальной температуре) и постоянная ip q =C R=0,33 10,10 " =

=3, 3 ° 10 с, (где C =0, 33 мкФ, R опреде-,,пяется величиной Rp=10 Ом), что неi0 достаточно велико.

Для существенного увеличения Гр выход повторителя 2 через открытое сопротивление МОП-транзистора 18 (около 1 кОм) подключен к точке соединения истоков МОП-транзисторов 16 и 17. Если коэффициент передачи К повторителя 2 К = 1, в цепи разряда конденсатора 12 образуется глубокая отрицательная обратная связь (как бы противоэдс) препятствующая разряду конденсатора 12 и t p„> существенно увеличивается.

Предлагаемое. АЗУ может запоминать и хранить напряжения до 08 =10...+

+10, В (определяется выбранной элемеитной базой). При этом время выборки составляет 0,05 ... 0,2 с (зависит от U и выбранной частоты генератора 10) . Время хранения ty при заданной относительной точности зависит от величины О®„ и окружающей температуры и может достичь t qe =1 ч.

875465 которых соединены с выходом первого компаратора, выход второго компаратора соединен с третьим входами элементов И, четвертые входы которых подключены к шине управления, выходы первого и второго элементов И соедине- ны соответственно со входами дифференциального усилителя, выход третьего элемента И соединен со вторым входом зарядно-разрядного блока и с первым входом детектора, второй вход которого соединен с шиной нулевого потенциала, третий вход детектора подключен к выходу второго повторителя напряжения, выход детектора соединен со входом первого повторителя напряжения, выход второго повторителя напряжения соединен с третьим входом зарядно-разрядного блока.

ВНИИПИ Заказ 9356/78

Тираж 648 Подписное

Филиал ППП Патент, г.Ужгород, ул.Проектная,4

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что в нем зарядноразрядный блок выполнен на первом, втором и третьем МОП вЂ” транзисторах, сток первого из которых соединен с первым входом блока, сток второго МОП транзистора соединен с выходом блока, сток третьего МОП-транзистора подключен к третьему входу блока, затво-: ры МОП-транзисторов соединены со вторым входом блока, а истоки МОП-транзисторов соединены между собой.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ф 611255, кл. G 11 С 27/00 1974.

2. Авторское свидетельство СССР

9 600617, кл. G 11 С 27/00, 1976 (прототип).