Одноразрядный полный двоичный сумматор

Одноразрядный полный двоичный сумматор

Иллюстрации

Показать все

Реферат

 

Союз Советекик

Социапистическнк

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДНИИаСТ8У «i877525 (6i) Дополнительное к аат. саид-sy(22) Заявлено 13, 12. 79 (21) 2898133/18-24 с и рисоеаннеииеке заявки,% (23) Приоритет

Опубликовано 30.10.81 Ьтоллетеиь J4 40

Дата онублнковаиия описания 30, 10,81 (54)М. Кл. ф 06 F 7/59

3осударстеекиый коиитет

СССР по делаи изобретеиий и открытий (53) УД К б 81. M5. S (088. 8) (72) Автор изобретения

Г.И. Фурсин

Московский ордена Трудового Красного Знамеж йзййб технический институт (7l) Заявитель (54) ОДНОРАЗРЯДНЫЙ ПОЛНЫЙ ДВОИЧНЫЙ СУММАТОР

Изобретение относится к цифровой вычислительной технике.

Известен одноразрядный полный сумматор, построенный на элементах И-НЕ, с объединением выходов элементов И-НЕ с помощью псевдоэлементов И (монтажное И) 11).

Недостатком такого сумматора является использование семи двухвходовых и одного трехвходового элементов

И-НЕ, что обусловливает относитель-. но высокую сложность этого сумматора.

Наиболее близким к предлагаемому является одноразрядный полный двоичный сумматор, содержащий элементы

И-НЕ и HE причем первый и второй входы сумматора соединены со входами первого элемента И-НЕ и .соответственно с первыми входами второго и третьего элементов И-НЕ вторые входы

Э

20 которых соединены с выходом первого элемента И-НЕ, выходы второго и третьего элементов -HE соединены со входами первого псевдоэлемента И, выход которого через первый. элемент i

НЕ соединен с первыми входами четвертого и пятого элементов И-НЕ, второй вход четвертого и первый вход шестого элементов И-НЕ соединены с третьим входом сумматора, вторые входы пятого и шестого элементов И-НЕ соединены с выходом четвертого элемента И-НЕ, выходы пятого и шестого элементов

И-НЕ соединены со входами второго псевдоэлемента И, выход которого че-i рез второй элемент НЕ соединен с выходом суммы сумматора, выходы первого и четвертого элементов И-НЕ соединены со входами седьмого элемента

И-НЕт выход которого соединен с выходом переноса сумматора $2).

Недостатком этого сумматора является относительно большое количество оборудования.

Как известно 13 ), некоторые систе мы элементов позволяют получать дополнительные логические функции путем объединения выходов элементов с помо877525 щью псевдоэлементов, например псевдоэлементов И (монтажное И). В частности, некоторая экономия оборудоват» ния достигается путем использования псевдоэлементов И в известных сумма5 торах. Подобное объединение выходов элементов допускают, в частности, элементы интегральной инжекционной логики. Функциональные элементы данной системы могут иметь несколько логически равнозначных выходов (g).

Цель изобретения — сокращение оборудования.

Указанная цель достигается тем, что в одноразрядном полном двоичном сумматоре, выполненном на элементах интегральной инжекционной логики, содержащем элементы И-НЕ и НЕ, причем первый и второй входы сумматора, соединены соответственно с первым и вто(рым входами первого элемента И-НЕ и со входами соответственно первого и второго элементов НЕ, выходы которых соединены со.входами первого псевдоэдемента И, выход которого соединен со входом третьего элемента НЕ, выходы четвертого и пятого элементов

НЕ соединены со входами второго псевдоэлемента И, выход которого соединен со входом шестого элемента НЕ, выход седьмого элемента НЕ соединен с выходом переноса сумматора, третий вход сумматора подключен к первому входу второго элемента И-НЕ и входу пятого элемента НЕ, элементы И-НЕ выполнены многовыходными, причем первые выходы первого и второго элементов И-НЕ соединены со входам» третьего псевдоэлемента И, выход которого соединен со входом седьмого элемента НЕ, второй

»о выход первого элемента И-НЕ и выход третьего элемента НЕ соединены со входами четвертого псевдоэлемента И, выход которого соединен со вторым входом второго элемента И-НЕ и входом четвертого элемента НЕ, второй выход второго элемента И-НЕ и выход шестого элемента НЕ соединены со входами пятого псевдоэлемента И, выход которого соединен с выходом суммы сумматора..

Предлагаемыи сумматор является более простым по сравнению с извест50 ным, так как содержит всего два двухвходовых элемента И-НЕ с двумя выходами и семь элементов НЕ, что позволяет использовать его в больших интегральных схемах, где главным требованием является минимальное число выводов и наименьший размер сумматора - элементарной ячейки устройства с регулярной структурой.

На чертеже представлена функцио-, нальная схема одноразрядного полного двоичного сумматора.

Сумматор,.содержит элементы И-НЕ

1 и 2 с двумя выходами, элементы НЕ

3"9 и псевдоэлементы И (монтажные

И ) 10-14.

Входы 15 и 16 сумматора соединены со входами элемента И-НЕ I и со входами элементов НЕ 3 и 4, выходы которых соединен со входами псевдоэлемента И 1О. Первые выходы элементов

И-НЕ 1 и 2 соединены со входами псевдоэлемента И 14, выход которого через элемент НЕ 9 соединен с выходом

17 суммы сумматора. Второй выход элемента .И-НЕ 1 и выход элемента НЕ 5 соединены со входами псевдоэлемента

И 11, выход которого соединен с первым входом элемента И-НЕ 2 и входом элемента НЕ 6, второй вход элемента

И"НЕ 2 и вход элемента НЕ 7 соединены со входом 18 сумматора. Выходы элементов НЕ б и 7 соединены со входами псевдоэлемента И 12, выход KQTopo»o подключен ко входу элемента НЕ 8, Второй выход элемента И-НЕ 2 и выход элемента НЕ 8 соединены со входами псевдоэлемента И 13, выход которого соединен с выходом 19 переноса сумматора.

На входы 15,16 и 18 сумматора подаются значения а„-, в- и с„ соот1 ветственно одноразрядных операндов.

По установлению переходного процесса на выходах 17 и 19 сумматора формируются значения суммы и переноса со". ответственно

77525 6

;НЕ, второй выхоц первого элемента

И-НЕ и выход третьего элемента НЕ соединены со входами четвертого псевдоэлемента И, выход которого соединен со вторым входом второго элемента

И-НЕ и входом .четвертого элемента

НЕ, второй выход второго элеменга

И-НЕ и выход шестого элемента ПЕ соединены со входами пятого псевдо10 элемента И, выход которого соединен с выходом суммы сумматора.

Формула изобретения

Одноразрядный полный двоичный сумматор, выполненный на элементах интегральной инжекционной логики, содержацщй элементы И-НЕ и НЕ, причем лервый и второй входы сумматора соединены соответственно с первым и вторым входами первого элемента

И-НЕ и со входами .соответственно первого и второго элементов НЕ, выходы которых соединены со входами первого псевдоэлемента И, выход которого соединен со входом третьего элемента

НЕ, выходы четвертого и пятого элементов НЕ соединены со входами второго псевдоэлемента И, выход которого соединен со входом шестого элемента НЕ, выход седьмого элемента НЕ соединен с выходом переноса сумматора, третий вход сумматора подключен к первому входу второго элемента И-НЕ и входу пятого элемента НЕ, о т л и ч а ю— шийся тем, что, с целью сокращения оборудования, элементы И-НЕ. выполнены многовыходными, причем первые выходы первого и второго элементов

И-НЕ соединены со входами третьего псевдоэлемента И, выход которого соединен со входом седьмого элемента

Источники информации, принятые во внимание при экспертизе

1, Справочник по цифровой вычислительной технике процессоры и память). Под ред. Б,Н. Малиновского.

Киев, "Техника"., 1979, с.184, рис.4.49 б.

2. Будинский Я. Логические цепи в цифровой технике. M., "Связь", 1977, с.129, рис.5.35 б (прототип), 3. Будинский Я. "Логические цеци в цифровой технике". М., "Связь", 1977, с.91-92.

4. "Микроэлектроника", 1977, т.6, вып.2, с.108-126 рис.3.

ВНИИПИ Заказ 9616/73

Тираж 748 Подписное

Филиал ППП "Патент", r Ужгород ул Проектная 4