Устройство для вычисления квадратного корня

Устройство для вычисления квадратного корня

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАКИИ

ЙЗОВРЕТЕНИЯ

К АВТОР СКОФАУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 14. 11. 79 (21} 2840300/18-24 с присоеаииеиием заявки И (23) П риоритет (53)N. Кл.

G 06 F 7/552

9кударстеаиный камнтет

СССР ав девам нзебретеиий н открытнй

Опубликовано 30. 10.81 ° Бтоллетень 36 40

Дата опубликования описания 02. ) 1. 81 (53) УДК681. .325(088.8) 1

В. И. Жабин, В. И. Корнейчук, В. С. Козак, А. С. Покаржевский

В. H. Тарасенко и А. А. Щербина

1 (72) Авторы изобретения!

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалнстнческойреволюцин (71) Заявитель (54) УСТРОИСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ

Изобретение относится к автоматике и вычислительной технике и может быть применено в устройствах для извлечения квадратного корня из числа, представленного последовательным кодом.

Известно устройство для вычисления квадратного корня, содержащее сумматоры, регистры, коммутаторы, счетчики ) 1 ).

Однако известное устройство обла10 дает низким быстродействием для случая, когда операнд поступает в устройство поразрядно.

Наиболее близким к предлагаемому является устройство для вычисления

IS квадратного корня, содержащее счетчик циклов, дешифратор, коммутатор, сумматор ) 2).

Недостатком известного устройства являются значительные аппаратурные затраты.

Цель изобретения — сокращение аппзратурных затрат на реализацию устройства, Поставленная цель достигается тем, что в устройство для вычисления квадратного корня, содержащее счетчик циклов, выход которого соединен с входом дешифратора, коммутатор, выход которого соединен с информационными входами сумматора, выход знакового разряда которого соединен с первым входом блока управления, первый выход которого подключен к управляющему входу коммутатора, а второй выход блока управления является выходом результата устройства, (и+1)-й (где n - разрядность входного кода) информационный вход сумматора является входом устройства, первый и второй входы синхронизации устройства соединены .с входом счетчика циклов и входом управления сумматора и являются одновременно вторым н третьим входами блока управления, введен реверсивный счетчик, информационный вход которого соединен с выходом дешифратора, а выход подключен к информационному входу коммутатора, а вход управления реверсивным счетчиком соединен с третьим выходом блока управления.

Блок управления содержит элемент

ИЛИ, два элемента И и триггер, при. чем первый и второй входы элемента

ИЛИ являются соответственно вторым. и третьим входами блока управления, а выход подключен к первым входам первого и второго элементов И, выходы которых подключены.к третьему выходу блока управления, второй прямой и второй инверсный входы соот8775

15 ветственно первого и второго элементов И, а также информационный вход триггера подключены к первому входу блока управления, соединенного с его первым выходом, тактирующий вход триг- 20 гера подключен к первому входу элемента ИЛИ и является вторым входом блока управления, На фиг. 1 представлена блок-схема устройства для вычисления квадратного корня;,на фиг ° 2 — схема блока управления, Устройство содержит счетчик 1 циклов, дешифратор 2, реверсивный счетчик 3, коммутатор А, сумматор 5, блок

6 управления, вход 7 устройства, выход 8 результата устройства, входы 9 синхронизации устройства, элемент

ИЛИ 10, элементы И Il и 12, триггер

13.

Устройство работает следующим образом, В исходном состоянии в сумматоре

5 и счетчике 3 записаны нули, а в счетчике 1 циклов записана единица.

В первом такте каждого i-ro цикла вычисления (i=1,2...,. n+1), цифра операнда, имеющая вес 2""и принимающая значения из множества 1, О, I ) прибавляется в (и+1)-й разряд сумматора 5. 45

Затем в (и+2-i)-й разряд счетчика 3 с выхода дешифратора 2 прибавляется единица, если в знаковом разряде сум"матора 5 записан ноль, или вычитается единица, если в знаковом разряде сумматора 5 записана единица.

29, 4

Во втором такте по сигналу блока 6 управления из сумматора 5 вычитается содержимое счетчика 3, если в знаковом разряде сумматора 5 записан ноль, или к сумматору 5 прибавляется содержимое регистра 3, если в знаковом раз ряде сумматора 5 записана единица.

При этом блок 6 управления формирует и выдает на выход 8 цифру результата имеющую вес 2 "+ . Эта цифра равна нулю, еСли содержимое знакового разряда сумматора 5 не совпадает с его предыдущим .значением, единице, если в знаковом разряде сумматора 5 до и после сложения был записан ноль, минус единице, если в знаковом разряде . сумматора 5 до и после сложения была записана единица, В третьем такте.по тем же правилам осуществляется сложение или вычитание кодов сумматора 5 и счетчика

3. Затем в (n+2»i) -й разряд счетчика

3 прибавляется или вычитается единица. Цикл заканчивается сигналом на входе 9 по которому выполняется сдвиг влево на один разряд содержимого сумматора 5 и прибавление единицы в счетчик 1 циклов, Для получения и-разрядного результата необходимо выполнить и+1 циклов вычисления, В таблице, где через x .и у ° обозначены цифры аргумента Х и результата у, имеющие вес 2 1 приведен пример .вычисления квадратного корня из числа Х=0,110111=0,110001. При этом получен результат Y=l,011000=0 111000, Предлагаемое устройство,. не уступая по быстродействию известному, позволяет уменьшить аппаратурные затраты на величину

С=(2и+6)С + иС м+(2и+4)Си„ -2СРг где С вЂ” стоимость одного разряда pePl гис тра;

С - стоимость одного разряда

c BToPG1

С вЂ” стоимость одного разряда коммутатора;

С„„. — стоимость элемента ИЛИ-НЕ, что при С Ссм и C ì ин с<<>> с>> вует уменьшению аппаратурных затрат примерно в 1,5 раза, 1 1 1000000 1 01000000

Цикл> Такт

Дешифратор 2 Х Регистр 3

Сумматор 5

0000000000

877529

Продолжение табхпщы

Сумматор 5

1-.1

Дешифратор 2 Х Регистр 3 1

Цикл, Такт

Ю

10000000

01 00000

1 01100000

10000000

0 01110000

3 1 0010000

1111110000

0001100000

01100000

1 01101000

0100000000

4 1 0001000

0010011000

0000110000

01110000

1 01110100

;.5

0000100

01 110000

1 01110010

6 1 0000010

01110001

0000О01

01110000 вход сумматора является Входом ус р ства, первый и второй входы синхронизации устройства соединены с входом счетчика циклов и входом управления сумматора и являются одновременно вто

50 рым и третьим входами блока управления, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат. в него введен реверсивный счетчик, информационный вход которого соединен с выходом дешифратора, а вы55 ход подключен к информационному входу коммутатора, а вход управления реверсивным счетчиком соединен с третьеим выходом блока управления.

Формула изобретения

Устройство для вычисления квадратного корня, содержащее счетчик циклов выход которого соединен с входом де- . шифратора, коммутатор, выход которого соединен с информационными входами сумматора, выход знакового разряда которого соединен с первым входом блока управления, первый выход которого подключен к управляющему входу коммутатора, а второй выход блока управления является выходом результата устройства, (n+1) -й (где и-разрядность входного кода) информационный

11ll000000

1110000000

1110001111

0000000000

7 877529 8

2 ° Устройство по и. 1, o T JI H мационный вход триггера подключены к ч а ю щ е е с я тем, что в нем блок первому входу блока управления, соеуправления содержит элемент ИЛИ, два диненного. с его первым выходом, такэлемента И и триггер, причем первый тирующий вход триггера подключен к и второй входы элемента ИЛИ являются > первому входу элемента ИЗЩи .является соответственно вторым и третьим вхо- BTophLM входом блока управления. дами блока управления, а выход под- Источники информации, ключен к первым входам первого и вто- принятые во внимание при экспертизе рого элементов И, выходы которых под- 1. Авторское свидетельство СССР ключены к третьему выходу блока управ- 1о 11 413475, кл, G 06 F 7/38, 1972, ления, второй прямой и второи инвер- 2, Авторское свидетельство СССР сный входы соответственно первого и по заявке 9 2330872/24, второго элементов И, а также инфор- кл. G 06 F 7/38, 1977 (прототип), Составитель О. Свиридов

Редактор В, Петраш Техред A.Áàáèíåö . Корректор Г, Огар

Заказ 9616/73 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4