877787 - Программно-управляемый цифровой фильтр

Программно-управляемый цифровой фильтр

Иллюстрации

Показать все

Реферат

ОПИСАИИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИ ВТВЯЬСТВУ (61) Дополнительное к авт. сеид-ау (22) Заявлено . 151179 (21) 2842580/18-24 с присоединением заявки N9вЂ” (23) ПриоритетОпубликовано 30.1081. Бюллетень М 40 (51)М. Кл.з

Н 03 Н 17/04

Государственный комитет

СССР яо делам изобретений и открытий (53) УДК 681. 323 (088.8) Дата опубликования описанйя 30.1081 (72) Авторы изобретения

A.À. Петровский, Е.Б. Самойлов, A.Е. Леу и В.Б. Клюс (71) Заявитель

Минский радиотехнический институт (54) ПРОГРАММНО-УПРАВЛЯЕМЫИ ЦИФРОВОЙ

ФИЛЬТР. Изобретение относится к специализированным средствам вычислительной техники и может быть применено в системах обработки информации, информационно-измерительных системах, в уст- ройствах формирования и анализа случайных процессов.

Известен цифровой фильтр (1), который строится в виде спецвычислителя, где отсчеты входного и выходного сиг- нала обрабатываются поразрядно. Схем. ная реализация данного цифрового фильтра есть последовательно соединенные два арифметических блока, работающих параллельно, вторые информаци» 15 онные входы арифметических блоков подключены соответственно к первому и второму входу блока памяти, где хранятся коэффициенты передаточной функции фильтра, выход второго арифме- - 20 тического блока соединен с первым входом первого регистра сдвига, выполняющего функцию задержки, второй вход данного регистра вЂ” вход устройства в целом, а выход соединен с входом блока образования дополнительного кода, первый выход которого выход устройства в целом, а второй его выход подключен к первому входу второго регистра и третьему входу второго арифметического блока, выполняющего также функцию задержки, выход которого соединен с первым информационным входом первого арифметического блока, первый, второй, третий, четвертый и пятый выходы блока управления соединены соответственно с управляющими входами первого арифметического блока, второго арифметического блоКа, первого регистра сдвига, блока образования дополнительного кода и второго регистра сдвига (1). i

Операции, выполняемые устройством, сводятся к логическому умножению фонъюнкции) двух двоичных цифр, накоплению частичных произведений на последовательном накапливающем сумматоре и к сдвигу информации в регистре. Устройство реализует цифровой фильтр со следующей передаточной функцией. которой соответствует раэностное уравнение

Ч И1 еХ(М1 P<Ó(È 1) Р23 (И- ).

877787

Несмотря на то, что эта реализация фильтра отличается весьма простой схемой, то, с другой стороны, вычисление отсчетов выходного сигнала производится медленно, а главноеданный фильтр имеет малое значение

5 соотношения сигнала-шум, так как уменьшен динамический диапазон входного сигнала.

Наиболее близким к предлагаемому по технической сущности является

10 ,цифровой фильтр, содержащий последовательно соединенные первый блок памяти и арифмет лческий блок, представляющий собой два последовательно соединенных элементарных арифметических/ устройства, работающих параллельно, 15 второй блок памяти, где хранятся параметры фильтра, соединен со вторым информационным входом арифметического блока, третий информационный вход арифметического блока подключен 2О к выходу мультиплексора, первый информационный вход которого вЂ” вход устройства в целом, первый выход арифметического блока соединен со входом первого блока памяти, а второй выход вЂ” со вторым информационным входом мультиплексора, третий выход арифметического блока вЂ” выход устройства в целом, первый, второй, третий, четвертый выходы блока управления подключены к управляющим входам мультиплексора, первого блока памяти, арифметического блока и второго блока памяти соответственно.

Это есть техническая реализация цифрового рекурсивного фильтра, по- 35 строенного из последовательного соединения блоков второго порядка, каждый из которых имеет по два полюса и по два нуля. Все блоки второго порядка построены на основе прямой 4р канонической формы, т.е. с использо" ванием минимума элементов задержки(2).

Недостатком данной схемной реализации цифрового фильтра является уменьшение динамического диапазона 45 входного сигнала, чтобы не произошло переполнение разрядной сетки арифметического блока. Это связано с тем, что масштабирующие коэффициеиты выбираются исходя из следующих соображений.

Если х„„ „ " максимальное абсолют ное значейие входного сигнала, а

y(n) и h(n)- выходной сигнал и импульсная характеристика фильтра, в этом случае

Js(v) f х„,„е !Мх) I (1)

Так, если ) у(п)(ñ1, то

"вох "/ >»>к>I есть верхняя граница максимального входного сигнала, при котором отсутствует переполнение в цифровом филь- 65 тре. Выбор масштабирующих коэффициен- тов по (1) затруднен и не всегда оправдан, так как она дает завышенные результаты и просуммировать ряд в (1) довольно трудно. При этом уменьшается динамический диапазон входного сигнала и соотношение сигнал-шум.

Цель изобретения вЂ” увеличение динамического диапазона обрабатываемого сигнала.

Поставленная цель достигается тем, что в программно-управляемый цифровой фильтр, содержащий два блока памяти, арифметический блок, мультиплексор и блок управления, первый, второй, третий и четвертый выходы которого

<соединены с управляющими входами соответственно первого блока памяти, второго блока памяти, арифметического блока и мультиплексора, первый вход которого является входом фильтра, а выход мультиплексора подключен ко второму входу арифметического блока, третий вход которого соединен с выходом первого блока памяти, первый выход арифметического блока подключен к первому входу второго блока памяти, введены блок задания коэффициентов, блок сопряжения, выходной регистр, блок умножения.на два, выход которого соединен со входом выходного регистра, вторым входом второго блока памяти и вторым входом мультиплексора, третий вход которого подключен к выходу второго блока памяти, выход блока задания коэффициентов подключен к первому входу блока сопряжения, выход которого соединен со входом первого блока памяти, второй выход арифметического блока подключен Ко входу блока умножения на два, причем третий выход блока управления соединен с управляющим входом блока сопряжения, а шестой выход блока управления подключен к управляющему входу выходного регистра, выход которого является выходом фильтра.

Блок управления содержит микро-, программную память, генератор1 ВЯтриггер, формирователь импульсов, последовательно соединенные регистр и дешифратор, выходы которого соединены с адресным входом микропрограммной памяти, выходы которой являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходами блока, выход останова микропрограм-мной памяти соединен со входом формирователя импульсов, выход которого соединен с первым входом RS -триггера, выход которого соединен со входом генератора, выход которого подключен к управляющему входу микропрограммной памяти, а второй вход RS-триггера является входом запуска блока.

877787 (2) причем n «cm.

Решая (2) относительно Н (jUl) (задача Факторизации), получим: с о+ "1Р +" + и4 (3) !

0 где

15 о-Со С1-С " с 1= 1 С 1 = Сг1 1 O= O q 1 " т1 | 1х 21+1 |(гЛ м, ° ".

Далее, следуя по алгоритму факто- 20 ризации и учитывая, что цифровой фильтр представляется в виде каскадного соединения элементарных Фильтров второго порядка, окончательно получим передаточную функцию фильтра 2д в виде

М1

СИ =1 (ххб1 +41 Р++Р«)

Йо1+8„; P+Р«), r

30 (4) где если корни числителя (3)4.+ЦЬ и о(- ф

+P > d 0 комплексно-сопря"6 1 ЯД <О,Я<О женные; если корни числителя (3) ф и gy действительные, 2„(,|,ар, если корни числите 1„= („+)- ) ля (3) комплексносопряженные; 40 6 Ж О если корни числителя (3) действительные.

-«,если корни знамена- A+I | О тепя (3)d+gPm 4.-jg

d „.д д„ <Оф <О комплексно- опря ные. ,если корни знаменателя д;(и Д действительные

S0 если корни знамена° ° теля (3) комплексносопряженные; (1+Д ),если корни знаменателя (3) действи4 О 4<О тельн„е 55

Применив билинейное z-преобразо" вание

1 р

1 +Z

2 где R = вЂ”, gt вЂ” период дискретиэаУ ции к (4), найдем передаточную функцию цифрового фильтрата:

H(Z)=Co Г1 111Ю, 1--1 65

Как правило, в задачах синтеза оперируют с рациональной функцией

4 СО+С1Ю + ° +СИОИ я.и н (uu)=H (- joe)H(juu) =

+X„e++...+X„цР

5 где С вЂ” постоянная, которая может быть принята равной 1, а

H ()- передаточная функция элемен4 тарного фильтрата преобразуется к виду (R +b„a ho)+Z(ep-R )Х (а-%„a+5,)Е (R +d„RBo)+2(do+ )1 "+(R -д„к113о)Х

|%%о (а„2. 1+ aZ(5) Анализ динамического диапазона коэфФициентов а |, 1 = 1,2, b>,j=1 2, показывает, что а и Ьq меньше двух, а а и Ь меньше единицы. Это следует из того, что все коэффициенты

Ь1х d@ И Й,1 бОЛЬШЕ НуЛя (4) И Иэ данных неравенств:

2® + Ио )|1(1) ) 2(i1o-9«)

2(R -éo+ä„R.) г(до-R), R "ho+%4R R + (о -A„R, R +а+а„к р +а.вЂ” а„к.

При этом, чтобы цифровой фильтр работал с максимальным абсолютным значением выходного сигнала, равным верхней .границе динамического диапазона фильтра, необходимо потребовать выполнения следующих условий

К «maxi Г1 Нх(е | р ) =4, а

K„" „:нюх и рхр х)(:, К" ххох Ь н х(е i «)(- s, . Й 1«41

2Х =и1ах ГЧ Н.,"(e " ) =1, 1К„=ФОхl н%(е" 1жас) (=м, (7) причем 0 % K> - максимальный коэфФициент передачй N каскадов.

Fo @ г

01 11 2.1

l передаточная функция элементарного фильтра, при которой отсутствует переполнение.

Тогда для реализации цифрового фильтра на основе представления двоичных чисел с фиксированной запятой, чтобы не было превышения динамического диапазона фильтра, коэффициенты числителя и знаменателя (5) необходимо разделить на два. Просто показать, что в этом случае уравнение, описывающее работу цифрового фильтра, будет иметь вид для прямой формы

И М (4Я) (И) =, ., О(() Х (И-1) вЂ” Ъ Ы1)У(И-))

i--o j-g

877787

Выполнение условий (7) приводит к тому, что максимальный коэффициент передачи Ь каскадов равен 1, отбрасывание одного каскада справа, т.е.

L-1 каскад, также будет иметь К . (= х

= 1 и т.д. При этом и реакция цифрового фильтра при подаче синусоидального сигнала единичной амплитуды на резонансных частотах Ю(,, Ц,(,. ° ., (e ...,щ2,щ не будет превосходить единицы, т.е. ограничение f у (и)/<1 выполняется при х как угодно близи си ком к 1 °

Определени параметров д„„ и Ь., 1=1 L j = 0,2 осуществляется по следующему алгоритму:

1) Находятся максимальнь1е коэффициенты передачи К,, К ....К,..., К „,..., К)„, одного, двух L каска(у ° ° ° р дов фильтра.

2) Определяются коэффициенты передаточной функции Н (z):

% ) 1 =CI /К1,К -К1,1=0,(, Я .. (Максимальный коэффициент передачи первых двух каскадов теперь равен

K<=K> К1 ° a Л= 1) °

4 ",():Я1 д.= „,1,t"2 (3 К3 К1)=), iR>у ак" =(.

2 ь) н (2): „„=а„„) к„,"L=к„ к, „, при этом на каждом этапе расчета необходимо проверять условие

a„„ для предотвращения разрядной сетки .устройства. .-На фиг. 1 показана структурная схема программно-управляемого цифрового фильтра1 на фиг. 2 - схема блока управления.

Программно-управляемый цифровой фильтр (фиг. 1) содержит первый блок

1 памяти, арифметический блок 2, мультиплексор 3, блок 4 управления, второй блок 5 памяти, блок б умножения на два, выкодной регистр 7, блок

8 задания коэффициентов; блок 9 сопряжения.

Первый блок 1 памяти предназначен для хранения значений коэффициентов цифрового фильтра. На информационные входы первого блока памяти подаются коды коэффициентов, занесение которых и последующее считывание про-. изводится по сигналам, поступающим из флока 4 управления на управляющий вход. Коды считываемых коэффициентов поступают на выход первого блока памяти.

Арифметический блок 2 предназна.чен для выполнения операций умножения.и алгебраического сложения .операндов, поступающих на два его ин формационных входа. Управление работой блока осуществляется при помощи сигналов, поступающих на его управляющий вход из блока 4 управления.

Арифметический блок имеет два информационных выхода. С первого выхода снимаются результаты вычисления, со второго выхода - значения разрядов множителя.

Мультиплексор 3 предназначен для управляемого подключения ко второму информационному входу. арифметического блока трех независимых источников информации, поступающих на его первый, второй и третий информационные входы. Первый информационный вход мультиплексора представляет собой вход устройства в целом. Выбор источника информации определяет сигнал на управляющем входе мультиплексора.

Блок 4 управления предназначен для формирования необходимых последовательностей управляющих сигналов, 20 обеспечивающих функционирование.всего цифрового Фильтра в целом.

Он представляет собой управляющий автомат. Структурная схема блока управления (фиг.- 2) включает управляемый генератор 10 тактовых импульсов; RS-триггер 11, формирователь

12, параллельный регистр 13, дешифратор 14, микропрограммную память 15.

В исходном состоянии RS-триггер

11 находится в положении 0 и управляемый генератор 10 выключентактовые импульсы отсутствуют. По сигналу Пуск, поступающему от внешнего по отношению к автомату источника, например оператор нажал клавишу Пуск на передней панели устройства, RS-триггер 11 переключается в положение 1 . После этого вырабатывается периодическая последовательность.тактовых импульсов.

4() При этом на выходах у появляются уп- равляющие сигналы. После завершения реализации микропрограммы сигнал Останов переключает триггер„в исходное состояние и тактовые импульсы прекращаются. Формирователь

12 коротких импульсов необходим для того, чтобы сигнал Останов не препятствовал повторному действию сигнала Пуск .

gp Регистр 13 и дешифратор 14 необходим, Когда блок управления должен .реализовать несколько различных микропрограмм. На регистре 13 фиксируется код команды (микрокоманды), соответствующий определенной микро программе. Выбирается одна из шин дешифратора 14 и управляющий автоматнастраивается на реализацию выбранной микрокоманды. Таким образом, целью проектирования управляющего

d0 автомата является определение функциональной схемы комбинационного устройства и элемента памяти 15, в то время как остальные элементы структурной схемы блока управления опре65 делены заранее.

877787 .

Второй блок 5 памяти предназначен для хранения значений входного сигнала, промежуточных значений и ре" зультатов Фильтрации.

Адресация занесения и выборкипроизвольная, определяется содержимым встроенного адресного счетчика.

Второй блок памяти имеет два информационных входа, один из которых предназначен для параллельного занесения в блок памяти кодов с выхода блока .

6 умножения на два. Второй информационный вход блока памяти предназначен для последовательного занесения во встроенный буферный регистр значений разрядов множителя, снимаемых с арифметического блока. Занесенйе с буферного регистра или с первого информационного входа, а затем - считывание ее производится по сигналам с блока управления, поступающим на управляющий вход. 20

Блок 6 умножения на два предназначен для умножения на два значений у и.(, получаемых в арифметическом

1 блоке, в соответствии с алгоритмом фильтрации, обеспечивающим максималь- 25 ный динамический диапазон сигнала.

Блок умножения на два имеет информационный вход и информационный выход, соединенный со входом выходного регистра 7..

Выходной регистр 7 предназначен для хранения значений уп в течение всего периода дискретизации. За время, соответствующее периоду дискретизации, формируется следующее значение выходного сигнала -у +, которое с выхода блока 6 умножения на два поступает на информационный вход выТаким образом, можно создавать цифровые фильтры, порядок которых определяется количеством подключенных последовательно элементарных

Фильтров второго порядка. Так, для шести соединенных последовательно элементарных фильтров общий порядок цифрового фильтра будет равен двенадцати. Иаксимальный порядок фильтра определяется верхней граничной частотой обрабатываемого сигнала и временем выполнения арифметических операций. Рассчитанные коэффициенты из блока программного управления через блок сопряжения поступают на информационный вход первого блока памяти и по сигйалам с блока управления происходит их занесение в соответствующие ячейки. После занесения каждого коэффициента блок управления модифицирует на единицу адрес обращения к первому блоку памяти и очередной коэффициент записывается уже в следующую ячейку. Порядок расположения коэффициентов в первом блоке памяти сле. дующий» Чо,.(ю Ч(° Ч2, ю Ь(,.(к у °

После занесения коэффи" цйентов цифровой фильтр переходит в

65 ходного регистра и записывается туда, сменяя предыдущее значение у>, по сигналу занесения, поступающему на управлякяций вход выходного регистра.

Информационный выход выходного регистра представляет собой выход устройства в целом.

Блок 8. задания коэффициентов предназначен для расчета коэффициентов цифрового рекурсивного фильтра в соответствии с алгоритмом, обеспечивающим максимальный динамический диапазон сигнала на входе и выходе устройства. Блок 8 может представлять собой универсальную вычислительную машину либо управляющую мини-ЭВИ, запрограммированную соответствующим образом для расчета коэффициентов Фильтра. В частном случае блок программного управления может быть выполнен в виде пульта, позволяющего вручную заносить в первый блок памяти цифрового Фильтра соответствующие коэффициенты. Блок 8 имеет информационный

1выход, подключенный ко входу блока 9 .сопряжения.

Блок 9 сопряжения предназначен для преобразования уровней информацион40

60 ных сигналов, поступающих с блока программного управления, к уровню, необходимому для записи информации в первый блок памяти. Блок сопряжения выполняет также роль согласования во времени моментов поступления на него информации и моментов занесения ее в первый блок памяти.

Цифровой фильтр работает следующим образом.

Блок программного управления рассчитывает коэффициенты фильтра в соответствии с алгоритмом получения максимального динамического диапазона сигнала ° Цифровой фильтр в;целом построен каскадным подключением рекурсивных Фильтров второго порядка, называемых в дальнейшем элементарными фильтрами. Передаточная функция одного элементарного фильтра имеет вид (8) ° Из формулы (8) видно, что для Формирования требуемой передаточной характеристики необходимо задавать пять коэффициентов: Ч,Ч„,g«

Ь,(,Ь.2,ЬО=О,5. Работа элемейтарного

Фильтра ведется последовательно во времени по алгоритму, заданному разностным уравнением (6) .

Следует отметить, что реализация каскадной формы цифрового фильтра, где выходные значения предыдущего звена являются входными для последующего, а элементарные фильтры представлены s прямой форме, удается избежать недостатка вЂ” повышенные затраты памяти по сравнению с канонической реализацией. В данном случае необходимо N + 2 ячейки памяти, где Nколичество ячеек памяти при канонической реализации фильтра.

877787

12 режим функционирования. По сигналу с блока 4 управления мультиплексор 3 подключает вход устройства в целом ко второму информационному входу арифметического блока 2, одновременно иа первый информационный вход арифметического блока поступает двоичный код коэффициента g< . По сигналу с блока 4 управления происходит занесение значений входного сигнала хи„ и коэффициента gag в регистры арифметического блока. После этого производится умножение g< х, . Во время умножения знайения g04 Ы хил сдвигаются, причем разряды x < < последовательно поступают при этом в буфер« ный регистр второго блока 5 памяти.

Таким образом, с окончанием операции умножения значение произведения др хи находится в арифметическом блоке, а текущее значение входного сигнала хи вЂ” в буферном регистре второго блока памяти . Операндами для второго умножения являются значения коэффициента g< и входного сигнала, задержанного на один интервал дискретизации х и . Код g < поступает с первого блока памяти, а х и - через мультиплексор со второго: блока памяти.

После занесения в арифметический блок значений g< q и хи, в ячейку . второго блока памяти, в которой ранее находился код хИ, записывается из буферного регистра значение хи, поступающее туда во время выполнения первой операции умножения.

В арифметическом блоке g и х <1 перемножаются, а их произведение складывается с предыдущий результатом gО xH4+g24 х И-44 ° B буфеРны" регистр второго блока памяти последо" вательно заносится уже значение хи .

После этого производится модификация адреса в первом и во втором блоках памяти: На арифметический блок поступает очерецная пара сомножителей: д и х H-1,4 Полученное в результате умножения произведение

g < Х И g,.1 СУММИРУЕтся с ПрЕДЫдушиМ результатом,,а значение хи <,< записывается в ячейку второго блока памяти на место хИ . Таким образом, после окончания первой половины.алгоритма функционирования элементарного фильтра в арифметическом блоке 2 находится значение два х 4 +

+ д4 q х„1 + д „хи <, во втором блоке 5 памяти произошло обновление содержимого первых двух ячеекь вместо хИ4йзаписано значение хи,y, а вместо х <1- значение хи . Это равноценно сдвигу содержимого двух ячеек, в результате которого теряет" сЯ значение хидео. После этого блок

4 управления модифицирует адреса в первом и втором блоках памяти. На информационные входы арифметического .блока 2. с первого блока 1 памяти по,ступает значение коэффициента -Ь а со второго блока памяти через мультиплексор значение выходного сигнала первого элементарного фильтра, задержанное на один период дискретизации -уи . Арифметический блок производит умножение и полученный результат с учетом знака добавляет к полученной ранее сумме произведений.

В арифметическом блоке формируется

)0 иначе не до,1 хи,4 + д,4 "и-,<+ д г,s " хи-й,a вЂ” b<,q уи л,qИз следующих ячеек первого и второго блоков памяти поступают на арифметический блок соответственно зна15 чения -Ь g g и у q p g . По окончании опеI рации умножения произведение суммируется с полученным ранее результатом.

В итоге на информационном выходе арифметического блока сформировано значение выходного результата первого эле20 ментарного фильтра

"ид=8о,1 "Ч "0 "и-, 25

+ Й,л" и-г, Г " уи-,Г я,„

Полученное значение вдвое меньше истинного, поэтому информация с выхода арифметического блока 2 поступает на блок б умножения на два. Так как информация представлена в двоичном коде, то умножение на два равносильно сдвигу на один разряд. Блок умножения на два сдвигает код уи на один разряд| влево и формирует на выходе истинное значение уИ = 2уи s . СлеI

1 I дует отметить, что если для дальнейшей работы цифрового фиЛьтра нет необходимости испольэовать значение уи, то функции блока умножения на два можно реализовать схемным путем, т.е. непосредственной запайкой со сдвигом выхода арифметического блока ко всем необходимым блокам устройства. По сигналу с блока 4 управления мультиплексор 3 подключает выход блока умножения на два ко второму информационному входу арифметического блока, на первый информационный вход которого поступает код очередного коэффициента go . Это первый из коэффициентов следующего, второго, элементарного фильтра. Согласно алгоритму фильтрации его необходимо умножить на значение входного сигнала второго элементарного фильтра хи .

Так как цифровой фильтр в целом реализован каскадно, то входным сигналом для последующего элементарного фильтра является выходной сигнал предыдущего, т.е. хи, = у,< х, = уи, хи =- у„. . С учетом этого работа устройства при реализации последующих элементарных фильтров аналогична описанной работе первого звена, за исключением номеров ячеек первого и второго блоков памяти. Каждо чу элементарному фильтру отведено пять ячеек хранения коэффициентов в первом

877787

1 4 блоке п»<ТН (О,q ° Л,< i 9g, bq, Ъ .() и две ячейки во втором блоке nat мяти для хранения значений выходного сигнала, задержанных соответственно на один и на два периода дискретизации (Уи q j УИ-2,1) ° 1(ля работы филь- 5 тра необходимо запоминать значения входного сигнала, поступающего на вход устройства в целом, поэтому во втором блоке памяти отведены две ячейки для хранения значений хИ,(=

= хИ (4 и х И в = хи у,q . .Работа последнего tL-ro) элементарного фильтра отличается от работы всех предыдущих тем, что выходной сигнал этого фильтра является выходным сигналом всего устройства в целом и не исполь- 15 зуется в данном устройстве в качестве входного для дальнейшей обработки, но необходим для дальнейшего функционирования самого L-ro элементарного Фильтра. Поэтому на второй 20 половине алгоритма его работы нужно

s ячейку второго блока памяти, в которой находилось значение УИ, заI писать полученное значение уИ z, а ! значение у„< 1, переписать в ячейку, 25 в которой йаходилось значение УИ ..

В результате работы L-го элементарного фильтра по первой половине алгоритма, которая не отличается от работы всех предыдущих звеньев, в арифметическом блоке 2 сформирована сумма

Go сигналу блока 4 управления на первый информационный вход арифметическогс> блока 2 поступает код коэффициента -Ъ4,g, а с выхода второго блока

5 памяти через мультиплексор 3 вЂ” 40 значение у„ „ . В процессе их перемножения УИ последовательно заносится в буферный регистр второго блока 5 памяти. Произведение суммируется с предыдущим результатом: 45 о,ь идю Ф(,ь и-4,4 КЯ ь и-я 4 я ьуи-(4

Из следующих ячеек первого и второго блоков памяти на информационные входы арифметического блока 2 поступают соответственно значения -Ь ь и уи .

1 У

После их занесения в регистры арифметического блока по сигналу с блока управления происходит запись находящегося в буферном регистре блока значения УИ в ячейку на место

Уи g 1, ° По окончании операции умножения произведение суммируется с 40 полученным ранее результатом. В итоге на информационном выходе арифметического блока сформировано значение выходного результата последнего, Ьго элементарного фильтра, которое 5 является выходным результатом всего фильтра в целом.

И,Ь И 0,4 И,Ь 5,Ь И- (,Ь 2,l, И, "1,1 И,4 ),ди-,ь

Этот код поступает на блок б умноже- ния на два, где производится его сдвиг влево на один разряд. Таким образом, на выходе блока умножения на два получен код истинного значения выходного результата УИ = у .

По сигналам с блока управлейия этот код одновременно переписывается в ячейку второго блока памяти на место у„ „ z и в выходной регистр 7, сменяя находившееся там предыдущее. значение выходного результата у и-4

На этом цикл работы устройства завершен. На следующем цикле ведется. обработка следующего значения входного сигнала хИ+ и полученный результат ун . поступает на выходной регистр 7, сменяя предыдущее значение y> . Таким образом, происходит непрерывная работа цифрового фильтра, в результате которой входная последовательность х и, и = О, 1, 2,... преобразуется в выходную последовательность уи, n = 0,1,2,.... Для построения цифрового фильтра, составленного из L последовательно соединенных элементарных фильтров второго порядка объем первого блока памяти должен состоять из пяти L ячеек, а объем второго блока памяти из (2Ь+2) ячеек.

Таким образом, использование новых элементов: блока умножения на два, выходного регистра, блока программного управления, блока сопряжения, связанных соответствующими связями, выгодно отличает предлагаемый программно-управляемый цифровой фильтр от известного при реализации с фик- сированной запятой, так как увеличивается максимальный динамический диапазон сигнала в цифровом фильтре, а следовательно, соотношение сигналшум также. В связи с этим изобретение может найти широкое применение в системах, работающих с большим уровнем шума.

Формула и з обрет ен и я

1. Программно-управляемый цифровой фильтр, содержащий два блока памяти, арифметический блок, мультиплексор и блок управления, первый, второй, третий и четвертый выходы которого соединены с управляющими соответственно первого блока памяти, второго блока памяти, арифметического блока и мультиплексора, первый вход которого является входом фильтра, а выход мультиплексора подклю877787

16 чен ко второму .входу арифметического блока, третий вход которого сое» динен с выходом первого блока памяти, первый выход арифметического блока подключен к первому входу второго блока памяти, о т л и ч а юшийся тем, что, с целью расширения динамического диапазона сигнала, в него введены блок задания коэффициента, блок сопряжения, выходной регистр, блок умножения на два, выход которого соединен со входом выходного регистра, вторым входом второго блока пагятй и вторым входом мультиплексора, третий вход которого подключен к выходу второго блока памяти; выход блока зацания коэффициентов подключен к первому входу блока сопряжения, выход которого соединен

1со входом первого блока памяти, второй вых<щ арифметического блока подключен ко входу блока умножения на два, причем третий выход блока управления соединен с управляющим входом блока сопряжения, а шестой выход блока управления подключен к управляющему входу выходного регистра, выход которого является выходом фильтра.

2. Фильтр по п. 1, о т л н ч а юul и и с я тем, что блок управления содержит микропрограммную память, генератор, RS-триггер, формирователь импульсов, последовательно соединенные регистр и дешифратор, выходы которого соединены с адресным. входом микропрограммной памяти, выходы ко- . торой являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходами блока, выход останова микропрограммной памяти со входом формирователя импульсов, выход которого соединен с первым входолу RS-триггера, выход которого соединен со входом генератора, выход ко15 Toporo подключен к уцрав л .щеу входу микропрограммной памяти, а второй вход RS-триггера является входом запуска блока.

20 Источники информации, принятые во внимание при экспертизе

1. Патент США Ю 3714402, .кл. G 06 F 15/34, опублик. 1973.

g5 2. Рабийер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. М., Иир, 1978 (прототип) .

877787

Составитель A. Баранов

Техред A.Ач Корректор Е. Рошко

Редактор С. Тараненко

Заказ 9648/85 Тиран 991 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/4

Филиал ППП Патент, г. Уигород, ул. Проектная, 4

Программно-управляемый цифровой фильтр

Патент 877787