Устройство для цифровой обработки сигналов

Устройство для цифровой обработки сигналов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕИ ИЯ

М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<1 ?? 879494 (61) ???????????????????????????? ?? ??????. ????????-???? (22) ???????????????? 25. 07. 79 (21) 2801 785>

G 0l Я 23/16

G 01 S 9/44

Гооударотеаниый комитет

СССР ио делаи изобретений и открытий (23) Приоритет

Опубликовано 07 11,81. Бюллетень № 41 (53у УДК б21.317 (088.8) Дата опубликования описания 07. 11.81

С. Е. Фалькович, В. В. Пискорж и Н. В. Должен (72) Авторы изобретения

Харьковский авиационный институ (71) Заявитель кого (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

Изобретение относится к радиоизмерительной технике и может быть использовано в радиолокации, радионавигации и, в частности, в радиотехнических системах траекторных измерений.

Известен цифровой панорамный измеритель частоты, содержащий последовательно соединенные генератор так" товых импульсов, счетчик импульсов, стробируемый дешифратор, запоминаю16 щий блок, блок сумматоров, квадратор и решвющнй блок, а также блок формирования импульсов нулей, выход которого подключен к первому входу стробируемого дешифратора(11.

1$

Указанный измеритель к концу интервала измерения длительностью Т формирует спектр сигнала, по координатам максимума которого производит-

20 ся оценка частоты f< исследуемого сигнала 0(с).

Недостатком устройства является низкая; точность измерения несущей частоты короткого радиоимпульса в случае, если момент прихода его неизвестен.

Наиболее близким по технической сущности к настоящему изобретению является устройство для цифровой обработки сигналов, содержащее первый счетчик, первый ключ, буферный ре-. гистр, блок вычитания, запоминающий блок, блок запрета и распределитель, к И выходам которого подключены М блоков накапливающих сумматоров, выходы которых подключены к соответствующим входам буферного запоминающего устройства, выходы которого под: ключены ко входам последовательно соединенных квадратора, решающего устройства, к управляющему входу первого ключа подключены последовательно соединенные блок формирования импульсов нулей и делитель, выход блока вычитания через схему сравнения с порогом подключен к управляющему входу схемы запрета, последова879494

50 тельно соединенные триггер, второй ключ и второй счетчик, первый вход которого соединен с установочным входом триггера; последовательно соединенные блок памяти, третий ключ, накапливающий сумматор Р23.

Это устройство формирует отсчеты

P - =— выходного эффекта, по котот а рому принимается решение о наличии или отсутствии сигнала при фиксиро- 10 ванной задержке .

Недостатками,известного устройства являются невысокое быстродействие, так как вычисление выходного эффекта Y(t „) начинается после завершения всех отсчетов комплексного выходного эффекта (Y(„)); бпльшой аппаратурный объем (И сумматоров); радиосигнал обнаруживается на временных интервалах ограниченной длительности»

Цель изобретения — повышение быстродействия, снижение аппаратурного объема и расширение функциональных возможностей устройства.

Поставленная цель достигается тем, что в устройство для цифровой обработки сигналов.1 содержащее пеовый счетчик, последовательно соединенные формирователь импульсов нуль-пе30 ресечений, делитель, первый ключ, буфериый регистр, первый блок вычитания и блок постоянной памяти1 после.- довательно соединенные квадоатор и решающий блок последовательно сот

35 единенные блок памяти, второй ключ и первый накапливающий сумматор, выходы которого подключены ко вторым входам первого блока вычитания, выход делителя подключен к управляющему

40 входу триггера и установочному входу первого накапливающего сумматора. к выходу триггера подключены последовательно соединеннЫе третий ключ и второй счетчик, выход котового подключен к установочному входу триггера> последовательно соединенные пороговый блок и блок запрета, а также блок накапливающих сумматоров, введены два ключа, вторые блок вычитания и накапливающий сумматор, элемент ИЛИ и последовательно соединенные второй блок запрета и блок переменной памяти, выход которого подключен к первому входу блока накапливающих сумматоров, выход первого бло-, 55 ка запрета соединен с управляющими входами четвертого и пятого ключей, второго блока запрета и первым входом

4 элемента ИЛИ, выходы блока памяти через последовательно соединенные четвертый ключ и второй накапливающий сумматор подключены к первым входам вто" рого блока вычитания, выходы которого подключены в входам порогового блока и первого ключа, выходы . блока постоянной памяти через блок накапливающих сумматоров соединены с входами второго блока запрета и пятого ключа, выходы которого соединены с входами квадратора, выход третьего ключа подключен к управляющему входу второго ключа и второму входу элемента ИЛИ, выход которого соединен с тактирующим входом блока переменной памяти, выход триггера подключен к управляющему входу первого блока запрета, выходы первого счетчика соединены с входами второго блока вычитания.

На чертеже представлена структурная электрическая схема устройства. °

Устройство содержит первый счетчик 1, блок 2 вычитания, первый ключ

3, буферный регистр 4, блок 5 вычитания, блок 6 постоянной памяти, блок 7 накапливаюших сумматоров, ключ

8, квадратор 9, решающий блок 10, пороговый блок 11 и первый блок 12 запрета, блок 13 памяти, ключ 14, накапливающие сумматоры 15,16, ключ 17, триггер 18, ключ 19 и второй счетчик 20, элемент ИЛИ 21, блок 22 переменной памяти, второй блок 23 запрета, формирователь 24 импульсов нульпересечений и делитель 25. На входы

26 и 27 устройства от внешнего синхронизатора (на чертеже не показан) подаются импульсы сответственно счет ной и тактовой частот. Измерительный сигнал подается на вход 28 форми«рователя 24 импульсов нуль-пересечнний, являющийся сигнальным входом всего устройства.

Устройство работает следующим образом, В момент начала измерения обнуляются счетчик 1, блок 7 сумматоров, накапливающие сумматоры 16 и 15, счетчик 20 и блок 22 переменной памяти.

После этого на вход 26 счетчика 1 начинают поступать от внешнего синхронизатора (на рисунке не показан) импульсы счетной частоты, а на вход

17 ключа 19 импульсы тактовой час тоты. Одновременно на вход 28 формирователя 24 импульсов нуль-пересечений поступает измерительный сигнал

7 1

fо гакт

1О

25 рС о р 1 е+ 0. ч()= е:"(-"1)! . е

45 полосы 2F спектра наблюдаемой смеси на длительность То информационного-.50 импульсного сигнала S(t), (k=2 F Т ). ров и блок 22 объемом М комплексных

55 чисел, где М вЂ” число одновременно .анализируемых значений задержки (ма» т,).

С приходом импульса нуль-пересе5 87

U(t), представляющий собой смесь уз- кополосной нормальной помехи h(t) и импульсного радиосигнала Sgt) известной Формы длительностью Т . Предполагается, что спектр смеси сигнала и помехи полностью сосредоточен в полосе И(1о F "o+ F) где о центра льная частота полосы 2F спектра смеси, причем farj 4F.

Формирователь 24 импульсов нуль» пересечений вырабатывает короткие импульсы в момент положительного перехода сигнала u(t) через нулевую ось амплитуд. Делитель 25 прореживает в п раз поток поступающих на его вход импульсов нуль-пересечений, где и выбирается из условия

Первый импульс с выхода делителя

25 открывает на короткий временной интервал ключ 3. через который в буферный регистр 4 с выхода блока 2 вычитания переписывается двоичное число, соответствующее моменту t< первого из прореженных делителем 25 импуль3 сов куль- пересечений, модифицирован-. ное с помощью константы сопзй, находящейся в накапливающем сумматоре

15. Измерение времени реализации осуществляется по отношению к моменту t = О. В исходный момент содержимое сумматора 15 равно нулю, и момент первого нуль-пересечения не модифицируется.

Импульс с выхода делителя 25 уста навливает накапливающий сумматор 16 в состояние "0", а триггер 18 — в состояние "1". Ключ 19 открывается, и через него на счетный вход счетчика 20, на управляющий вход ключа 17 и через элемент ИЛИ 21 — на тактирующий вход блока 22 переменной памяти.начинают поступать импульсы тактовой частоты. Счетчик 20, осуществ»ляющий счет по модулю М (т.е. обну-ляется, как только его содержимое превысит М), в момент обнуления розвращает в исходное состояние 0 и Н триггер 18. в результате чего прохождение импульсов тактовой частоты через ключ 19 прекращается. Тактовая частота f,в данном устройстве должна выбираться так, чтобы полное заполнение и обнуление счетчика 20 всегда происходило до прихода очередного импульса нуль-пересечения с выхода

9494 6 делителя 25. Математически указанное ограничение на тактовую частоту 1тдк запишется в виде где M — число одновременно (параллельно) анализируемых в данном устройстве текущих дискретных задержек = const<+ 1сьь; k = 1,М, на которых

-призводитоя обнаружение — измерение наблюдаемого на фоне шумов импульсного радиосигнала S(t). Const< представляет собой число. записанное в сумматоре 15, а величина kh c формируется в процессе работы устройства в сумматоре 16 с помощью блока памяти

13 и ключа 17. Физически const < соответствует наибольшей из дискретных задержек, на которой выходной эффект уже сформирован.

Как и в известном устройстве, обнаружение импульсного радиосигнала при фиксированной задержке

= const + МьГ производится путем 2 согласованной Фильтрации где h - -комплексная импульсная характеристика принимаемого сигнала, отличная от нуля при значении аргумента 0(хушто, k - число пРоРеженных нуль-пересечений смеси сигнала и шума в моменты t> для которых при данном значении постоянной аргумент х = t - const - 1 йСудовлетворяет ус.". и ловиям

Хп3 )0 (<)

111 <Т

3 - номер первого из нуль-пересечений и в группе, для которых условие (1) выполняется. Численно ве личина k примерно равна произведению

Для формирования всех одновременно анализируемых отсчетов выходного эффекта используются блок 7 суммато:чения ключ 19 открывается, и через

79494 8

7 8 него на управляющий вход ключа 17 поступает первый импульс тактовой частоты, по которому осуществляется засылка (путем сложения с содеял жимым, равным в этот момент нулю) из блока 13 памяти в сумматор 16

const, численно равной 0Г. Сигналы с выхода буферного регистра 4, сумматора 16 поступают на соответствующие входы блока 5 вычитания, в результате чего происходит формирование аргумента х „ импульсной характеристики h(x) информационного импульсного сигнала S(t) при первом нульпересечении t„ для дискретной задержки 0,(k = 1)

X =Ь -0-a i И I

Синхронизация работы блока 5 вычи тания осуществляется тактовой частотой (вычитание выполняется в момент поступления чисел с выхода накапливающего сумматора 16 на вторые входы блока 5 вычитания). Двоичный код, соответствующий сформированному значению аргумента х., импульсной характеристики, с выхода блока 5 вычитания поступает на адресные шины блока 6, в результате чего осуществляется выбор ка заранее записанной в нем строки данных — комплексного числа, соответствующего значению импульсной ха- . рактеристики h(x) при данном дискретном значении аргумента х4.1. Упомянутая строка данных поступает на первый вход блока 7 сумматоров, на второй вход которого (под воздействием импульса тактовой частоты, проходящего через элемент ИЛИ 21) подается число, хранящееся в первой строке блока 22. По импульсу тактовой частоты содержимое всех строк блока 22 переменной памяти перезаписывается, смещаясь на одну строку по направлению ко входу блока 7 сумматоров, Результат сложения через открытый блок

23 запрета записывается в освободившуюся последнюю — М-ю строку блока

22 переменной памяти.

С приходом очередного тактового импульса к содержимому накапливающего сумматора 16 добавляется величина Ь . С помощью блока 5 вычитания осуществляется вычисление аргумента импульсной характеристики при следующем дискретном значении задержки Г; 2аt при которой вычисляется значение выходного эФфекта У(t.).

Чтение соответствующей аргументу строки блока 6 и сложение с содержимым следующей строки данных блока 22 (которая поступает на второй вход блока 7 сумматоров под воздействием следующего импульса тактовой частоты) позволяет учесть вклад нуль-пересечения t в значение выход1 ного эффекта при задержке 2зT.

Повторение указанной процедуры И раз позволяет учесть вклад нуль-пересечения t„ во все М параллельно формируемые отсчеты выходного эффекта gY („ )) . После прихода M-ного импульса тактовой частоты счетчик

20 обнуляется, одновременно возвращая в исходное состояние "0" триггер 18, и ключ 19 закрывается. На этом цикл обработки информации, содержащейся в зарегистрированном нуль-пересечении t смеси сигнала и шума, заканчивается. 3a M тактов содержимое блока

22 переменной памяти циклически смес.— тилось на М слов, т.е. к моменту прихода импульса очередного нуль-пересечения в первой строке 22 снова находится отсчет комплексного выходного эффекта, соответствующий первой из анализируемых задержек a i

С приходом импульса очередного нуль-пересечения с выхода делителя

25 на управляющий вход ключа 3 производится перезапись содержимого выходного регистра блока 2 вычитания в буферный регистр 4. Этот же импульс обнуляет сумматор 16 и устанавливает в "0" триггер 18, в результате чего повторяется цикл обработки информации, содержащейся во временном положении очередного зарегистрированного импульса нуль-пересечения смеси сигнала и шума.

Как уже отмечалось, импульсная характеристика h(x) сигнала S(t) отлична от нуля только при значениях аргумента О х Тс. Поэтому, если f-e нуль-пересечение зарегистрировано в момент t<7T +hv, оно уже не должно использоваться для формирования выходного эффекта при Т1 = Ьь1, . Более того, ии один из последующих импуль" сов нуль-пересечений t1, также не удовлетворит условию ненулевых значений импульсной характеристикй. Это означает, что комплексный выходной эффект для значения задержки ь сформирован полностью, и он может быть переслан из первой ячейки блока 22,9 879494 . 10

Формула изобретения

55 через блок 7 сумматоров, ключ 8 и квадратор 9 в решающий блок 10.

Опознание момента времени, в который необходимо прекратить накопле- " ние первого (очередного) отсчета выходного эффекта, осуществляется с помощью подключенного к выходу. блока 2 вычитания порогового блока 11. Появ ление сигнала превышения порога в блоке 11 никак не связано с импульсами нуль-пересечений измерительного сигнала и поэтому с большой вероятностью может произойти в то время, когда устройство занято обработкой информации, заключающейся в последнем из зарегистрированных нуль-пересечений.

Чтобы обеспечить отсутствие сбоев за счет несинхронной работы, сигнал превышения порога запоминается в блоке ll до окончания циклической процедуры по обработке последнего импульса нуль-пересечения — учету вклада за счет этого нуль-пересечения во все М формируемых отсчетов комплексного выходного эффекта. В момент ее завершения триггер 18 возв-. ращается в исходное состояние, блок

12 запрета открывается, и сигнал с выхода порогового блока 11 через элемент ИЛИ 21 поступает на тактирующий вход блока 22 переменной памяти.

Под воздействием указанного импульса первая строка данных из блока 22комплексное число, соответствующее комплексному выходному эффекту g(f;) %г для задержки,„ Ь через блок 7 сумматоров и открытый ключ 8 поступает в квадратор 9, где вычисляется .. квадрат его модуля 1Y(i; )I .Вычисленное значение отсчета выходного эффекта У(ф1) Поступает в решающий блок

10.

Так как первый (очередной) отсчет выходного эффекта уже сформирован и передан в решающий блок, в блоке 22 освобождается М-ная строка, в которой может быть начато формирование последующего (текущего) отсчета выходного эффекта для значения задержки . (И+l)4 Чтобы обнулить ука занную строку блока 22 переменной памяти, в момент подачи импульса от порогового блока II через элемент

ИЛИ 21 на тактирующий вход блока 22 закрывается блок 23 запрета. Сигнал с выхода блока 11 через блок 12 запрета поступает также на управлякиций вход ключа 11, что ведет к увеличению содержимого наКапливающего сумматора 15 на а Г.

С поступлением очередных нуль-пере" сечений t д устройство продолжает циклическую обработку заключающейся в их временном положении информации до тех цор, пока снова не будет зафиксировано превышение порога в блоке 11, Это означает, что очередной отсчет комплексного выходного эффекта сформирован полностью. После выполнения необходимых операций по пересылке отсчета выходного эффекта в решающее устройство и увеличения

const< в накапливающем сумматоре 15 на величину дТ обработка последунш1их нуЛь-пересечений продолжается.

Длительность интервала наблюдения, в течение которого непрерывно формируются отсчеты выходного эффекта, ограничивается лишь разрядностью счетчика 1, накнлливающего сумматора

15 и блока 2 вычитания.

Аппаратурный объем данного устройства существенно меньше, чем известного (21. Данное устройство содержит всего один блок сумматоров при практи" чески неограниченной длительности интервала наблюдения, тогда как известное устройство для обеспечения анализа на интервале наблюдения Т11 должно содержать (ИхТ11)tip сумматоров, где И - число разрешимых элементов по дальности, укладывающихся на длительности информационного сиг35 нала Т; обычно И 10.

Быстродействие данного устройства выше, чем известного, поскольку вычисление квадрата модуля отсчета комплексного выходного эффекта выпол40 няется в текущем времени - все сформированные отсчеты (Г;) с временяам шагом д подаются на вход квадратора, где по ним вычисляются отсчеты

У(;).

В настоящем устройстве на длитель..ность интервала наблюдения никаких принципиальных ограничений не накладывается, и оно может использоваться, например, дпя фиксации одиночных сооб щений (разовых команд), время прихода которых априорно известно, например, с вочностью до нескольких часов.

Устройство для цифровой обработки сигналов, содержащее первый счетчик, 11 8 последовательно соединенные формирователь импульсов нуль-пересечений„ делитель, первый ключ, буферный ре-. гистр, первый блок вычитания и блок постоянной памяти, последовательно соединенные квадратор и решающий блок, последовательно соединенные блок памяти, второй ключ и первый на-. капливающий сумматор, выходы которого подключены ко вторым входам первого блока вычитания, выход делителя подключен к управляющему входу триггера и установочному входу первого накапливающего сумматора, к выходу триггера подключены последовательно соединенные третий ключ и второй счетчик, выход которого подключен к установочному входу триггера, после довательно соединенные пороговый блок и блок запрета, а также блок накапливающих сумматоров, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия, снижения аппаратурного объема и расширения функциональных возможностей, в него введены два ключа, вторые блок вычитания и накапливающий сумматор, элемент ИЛИ и последовательно соединенные второй блок запрета и блок переменной памяти, выход которого подключен к первому входу блока суме маторов, выход первого блока запрета

79494 12 соединен с управляющими входами четвертого и пятого ключей второго блока запрета и первым входом элемента

ИЛИ, выходы блока памяти через последовательно соединенные четвертый ключ и второй накапливающий сумматор подключены к первым входам второго блока вычитания, выходы которого подключены к входам порогового блока и nepig вого ключа, выходы блока постоянной памяти через блок накапливающих сумматоров соединены с выходами второго блока запрета и пятого ключа, выходы которого соединены со входами квадратора, выход третьего ключа подклю". чен к управляющему входу второго ключа и второму входу элемента ИЛИ,, выход которого соединен с тактирую щим входом блока переменной памяти. выход триггера подключен к управляющему входу первогоблока запрета, выхо" ды первого счетчика соединены с входами второго блока вычитания.

25 Источники информации, принятые во внимание при экспертизе

1. Заявка ¹ 2551687/18-21, кл.,6 01 и 23/1б; 6 О1 S 9/44, 31.03.78.

2. Заявка ¹- 2765721/18-21; кл. G 01 R 23/16; G 01 S 9/44, 21.02.80 (прототип7.