Ячейка запоминающего устройства

Ячейка запоминающего устройства

Иллюстрации

Показать все

Реферат

 

(72) Авторы изобретения

Р, А, Кеворкова, Н. М, Климушин, В.

Г. В. Флидлидер, Н, А. Иофис и Г, В (7l) Заявитель о (54) ЯЧЕЙКА ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Изобретение относится к импульсной и вычислительной технике, в частности, может быть использовано в запоминающих схемах, работающих в условиях спецвоэдействия: потока нейтронов, электромагнитных и гаммаизлучений.

Известно устройство, обладающее свойствами длительного запоминания информации, для подключения к триггерам 1)..

Устройство может быть использовано для создания запоминающих схем на базе триггеров, Его недостатокневозможность использования для фик-.

15 сации информации триггера в условиях спецвоздействия.

Известна ячейка запоминающего устройства, содержащая триггер, выход которого соединен с первым вхо20 дом первого элемента И, второй вход которого соединен со входом "Запись", выход — с первым входом формирователя, выход которого соединен со входом-выходом халькогенидного элемента памяти (ЭП) и первым входом второго элемента И, прямой и инверсный выходы которого соединены с соответствующими входами триггерного элемента, второй вход формирователя соединен со входом "3осстановление информации" и через конденсатор — со вторьм входом второго элемента И и с первьи выводом резистора, второй выход которого соединен с общей шиной 21.

ЕСЛИ в момент спецвоздействия, особенно импульса гамма излучения, питание устройства не отключено, проводимость формирователя, включенного последовательно с элементом памяти, резко увеличивается и через него протекает так, что приводит к потере информации.

Цель изобретения — расширение функциональных возможностей для обеспечения сохранения информации в условиях спецвоздействия без отключения питания.

879749

Указанная цель достигается тем, 9 что в ячейку запоминающего устройства, содержащую первый элемент памяти на основе халькогенидных стеклообра.= ных полупроводников, триггер, выход которого соединен .со входом первого эле мента И, другой вход которого соединен с первои шиной управляющего импульса, а выход — со входом первого формирователя, введены второй элемент памя- 10 ти на основе халькогенидных стеклообразных полупроводников, второй формирователь и второй, третий, четвертый элементы И, причем первый вход второго элемента И подключен ко второй шине управляющих импульсов, второй

Вход второго элемента И соединен со вторым входом первого элемента И и подключен к первому выходу триггера, i выходы первого и второго элементов И объединены и подклочены ко входу первого элемента памяти и ко входу первого Формирователя;выход первого элемента памяти соединен с общей шиной, подкгпоченной к первому формирователю, ныход которого соединен с первым устаноночньм входом триггера, второй выход которого соединен с объединенными вторымп входами третьего и четвертого элементов И; первый вход третьего элемента И подключен к перной шине управляющих импульсов, первый вход четвертого элемента И подключен ко второй шине управляющих импульсон, выходы третьего и четвертого элементов И объединены и подклочены ко входу второго элемента памяти и ко входу второго формирователя; выход второго элемента памяти соединен с общей шиной подклоченФ

40 ной ко второму формирователю, выход которого соединен со вторым установочным входом триггера, В ячейке запоминающего устройства элементы И выполнены в виде диодных сборок, 45

На чертеже представлена принципиальная схема запоминающего устройства, Ячейка представляет собой сж метричную схему, состоящую из двух час- . тей, подклоченных к триггеру и шине

50 питания, Одна из частей состоит из элемента

1 памяти (ЭП7, выход которого соединен с общей шиной, подключенного к формирователю 2, выход которого соединен с первым установочным входом триггера 3, вход - со входом элемента памяти и объединенными выводами элементов И 4 и 5, первые входы которых соединены с соответствующими шинами (входами) 6 и 7 управляющих импульсов, а вторые объединены и подключены к первому выходу триггера 3.

Вторая часть ячейки состоит из элемента 8 памяти (ЭП), выход которого соединен с общей шиной, подключенной к формирователю 9, Выход формирователя 9 подключен ко второму установочному входу триггера 3, объединенные вторые входы элементов И 10, 11 ко второму выходу триггера 3, Элементы И 4,5,10,1l выполнены в ниде диодных сборок, До подачи сигналов на входы 6 и 7 триггер 3 функционирует в соответствии с поступающими на его входы сигналами; ЭП l и 8 находятся во вклоченном (низкоомном ) состоянии.

До спецноздействия, во время него и после его окончания схема работает без отклфНения питания, Ячейка функционирует следующим образом, При подаче первого управляющего импульса, предупреждающего о начале воздействия, на вход 6 и при наличии, например, на втором выходе триггераЗ логического "0" на выходе элемента

И 10 импульс,-напряжения отсутствует, а поскольку на первом выходе триггера 3 в этот же момент имеется логическая "1", на выходе элемента И 4 появляется импульс напряжения, который поступает на вход ЭП 1 и переводит его в выключенное (высокоомное) состояние, При этом напряжение на входе формирователя 2 повышается, и на первый установочный вход триггер 3 подается логический "0", Состояние триггера фиксируется.

Второй управляющий импульс подается на вход,7 после окончания воздействия. При этом на выходе элемента

И 11 импульсы напряжения отсутствуУт, в то время как на выходе элемента

И 5 появляется импульс напряжения, который поступает на вход ЭП 1 переводит его во включенное состояние; напряжение на входе формирователя 2 понижается; на первый установочный вход триггера 3 поступает логическая

"1", Триггер начинает функционировать в соответствии с поступающими на его входы сигналами, Если при подаче управляющего импульса логический "0" имеется. на первом выходе триггера 3, аналогич879749 ным образом работает вторая часть ячейки.

Применение данного изобретения, заключающегося в использовании двух

ЗП, четырех элементов И и двух формирователей, подключенных параллельно элементам памяти, позволит обеспечить сохранение информации триггера во время спецвоздействия без отключения питания. IO

Формула изобретения

1. Ячейка запоминающего устройства, содержащая первый элемент памя- 1 ти на основе халькогенидных стеклообразных полупроводников, триггер, выход которого соединен со входом первого элемента И, другой вход которого соединен с первой шиной управ- ° ляющего импульса, а выход — со входом первого формирователя, о т л и— ч а ю щ а я с я тем, что,с целью расширения функциональных возможностей устройства, в него введены второй элемент памяти халькогенидных стеклообразных полупроводников, второй формирователь и второй, третий, четвертый элементы И,причем первый вход второго элемента И подключен ко второй шине управляющих импульсов, второй вход второго элемента И соединен со вторым входом первого элемента И и подключен к первому выходу триггера, выходы первого и второго элементов И объединены и подключены ко входу первого элемента памяти и ко входу первого формирователя, выход первого элемента памяти соединен с общей шиной, подключенной к первому форчирователю, выход которого соединен с первым установочньм;входом триггера, второй выход которого соединен с объединенньии вторьии входами третьего и четвертого элементов И, первый вход третьего элемента И подключен к первой шине управляющих импульсов, первый вход четвертого элемента И подключен ко второй шине управляющих импульсов, выходы третьего и четвертоvo элементов И объединены и подключены ко входу второго элемента памяти и ко входу второго формирователя, выход второго элемента памяти соединен с общей шиной, подключенной ко второму формирователю, выход которого соединен.со вторым установочньк входом триггера, J, Ячейка по и. 3, о т л и ч а ю« щ а я с я тем что элементы И выполнены в виде диодных сборок, Источники информации, принятые во внимание при экспертизе

1, Заявка У 2478663/18-2) кл. Н 03 К 19/08, 22,04,77, 2, Авторское свидетельство СССР

Ф 669477, кл. Н 03 К 3/286, 28,02,79 (прототип}, 8/ч/49

Составитель В. Шагурин

Редактор Б. Федотов Техред С.Мигунова Корректор М. Демчик

Заказ 9739/27 Тираж 991 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35 Ращская наб. и. 4 5

Филиал ППП "Патент",r. Ужгород, ул. Проектная, 4