Аналого-цифровой преобразователь с параллельным кодированием

Аналого-цифровой преобразователь с параллельным кодированием

Иллюстрации

Показать все

Реферат

 

Союз Советскмк

Социалистические

Респубпмк

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 879771 (6l ) Дополиительиое к авт. свил-ву (22) За ивлеио 11.02,80 (21) 2878976/18 — 21 с присоединением заявки J% (23) Приоритет (5E)M. Кл.

Н 0З К 1З/Г7

Гоеударстеенный комитет

СССР

II0 делам изобретений н открытий

Опубликовано 07,11.81. Бюллетень иге 41

Дата опубликования описания 07 11 81 (53) УДК 68132S (088.8) (72) Авторы изобретения

P, H. Каримов и В. М. Третьяков (7I) Заявитель

Саратовский политехнический институт (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

С ПАРАЛЛЕЛЬНЫМ КОДИРОВАНИЕМ

Изобретение относится к технике непрерывно — дискретного преобразования информации и применяется в информационно-измерительных системах и устройствах для преобразования широкополосных электрических сигналов в двоичный цифровой код.

Известен преобразователь, содержащий блок эталонных уровней напряжения, подключенный к первому входу блока элементов сравнения и к входу блока зон ограничений и нечувствительности, который своим выходом через блок масштабных усилителей соединен с вторым входом блока схем сравнения, а выход блока схем сравнения связан с входом шифратора (1)

Недостатком данного преобразователя является низкая надежность его работы.

Целью изобретения является повышение надежности преобразования.

Эта цель достигается тем, что в известный аналого-цифровой преобразователь с параллельным кодированием, содержащий блок зон ограничения и нечувствительности, первый вход которой соединен с входной шиной, второй вход — с выходом блока эталонных уровней напряжения, а первый выход — с входом блока масштабных усилителей, первый выход которого соединен с первым входом блока элементов сравнения, второй вход которого соединен с выходом блока эталонных уровней напряжения, а первые выходы соединены с шифратором, дополнительно введены формирователь кода младших разрядов, блок управления, при этом входы блока управления соединены с

10 вторыми выходами блока элементов сравнения, первый н второй выходы соединены, соответственно с первым и вторым входами формирователя кода младших разрядов, третий вход которого соединен с выходом блока эталонных уровней напряжения, четвертый вход — с вторым выходом блока зон ограничений и нечувст ° вительности, а пятый вход — с вторым выходом блока масштабных усилителей.

Формирователь кода младших разрядов Bbtполнен в виде суммирующих усилителей, блока дополнительных элементов сравнения, шифратора, блока элементов И и блока элементов ИЛИ, пргчем первый и второй входы блока суммирующих усилителей соединены с четвертыми

87977 и пятыми входами формирователя кода младших разрядов соответственно, а выход подключен к первому входу блока дополнительных элементов сравнения, второй вход которого соединен с третьим входом формирователя кода младших разрядов, выход блока дополнительных элементов сравнения через шифратор соединен с первым входом блока элементов И, второй и третий входы которого соединены с первым и вторым входами формирователя кода младших 10 разрядов, выход блока элементов И соединен с входом блока элементов ИЛИ, выход которого соединен с выходом формирователя кода младших разрядов.

Блок управления выполнен в виде блоков элементов И, ИЛИ, НЕ, элемента НЕ, причем входы блока элементов ИЛИ подключены к выходам блока элементов И, нечетные входы которого непосредственно соединены с входами блока управления, а четные входы соединены с входами блока управления через первый блок элементов НЕ, выход блока элементов ИЛИ непосредственно и через элемент НЕ соединен с первыми и вторым выходами блока управления соответственно.

На фиг. 1 представлена схема аналого-цифрового преобразователя", на фиг.2 — схема формирователя кода младших разрядов; на фиг. 3 — схема блока управления блоком формирования кода младших разрядов, Преобразователь содержит (фиг. 1) блок 1

30 зон ограничений и нечувствительности, блок 2 масштабных усилителей, блок 3 элементов сравнения, блок 4 эталонных уровней напряжения, шифратор 5, блок 6 формирования кода младших разрядов и блок 7 управления каналом, Выход шифратора и выход блока формирования. кода младших разрядов являются выходами преобразователя. Формирователь кода младших разрядов (фиг. 2) содержит блок 8 суммирующих усилителей, блок 9 элементов сравнения, шифратор 10, блок 11 элементов И и блок 12 элементов ИЛИ.

На фиг. 3 представлена схема блока 1 управления блоком формирования кода младших разрядов, который содержит 2 — 1 эле- 45

В-4 ментов НЕ 13, 2 — 2 элементов И 14, 2

Wl h4

1 элементов ИЛИ- 15, элемент НЕ 16.

Работа устройства осуществляется следующим образом.

Преобразуемое напряжение 0ВХ(т) подается $0 на первые входы блока 1, на вторые входы которого (кроме первой зоны нечувствительности, на которую подан потенциал "земли") с блока 4 подаются эталонные напряжения, соот ветственно равные отрицательным потенциалам у в диапазоне -О, —: (2 — 1)Я, где величина

И

Ох (+) мах

Й ьн > ll g насек- максимальное анас

1 4 чение преобразуемого сигнала 0 (t),m- =— — ко- i1 1

Х 2 личество разрядов и одного положительного уровня напряжения, равного 0,5 О, а и — число двоичных разрядов на выходе преобразователя.

Зоны ограничения ограничивают сигналы с зон нечувствительности диапазоном от 0 до

0,5 g, при этом первая комбинированная нелинейность имеет нулевую зону нечувствительности, вторая комбинированная нелинейность— зону нечувствиетельностн,равную 9, третья комбинированная нелинейность — зону нечувстви= тельности, равную 2 g, четвертая — равную 3 (j4 и т. д, У последней комбинированной нелинейности зона нечувствительности равна (2 — 1)

С выходов блока 1 на входы блока 2 в< поступают сигналы, которые усиливаются в 2 раз и подаются на блок 3 с помощью которых осуществляется сравнение указанных выше сигналов с уровнем напряжения, равным (2 Я ).

Если в процессе сравнения окажется,.что сиг нала снимаемый с выхода масштабного усилителя, равен или превышает уровень напряжения

2 Д, то элемент сравнения срабатывает. В дальнейшем единичный код с выходов элементов сравнения подается на шифратор 5, где он преобразуется в двоичный, при этом шифратор 5 будет преобразовывать параллельный единичный код с разрядностью, равной 2 -1 в параллельный двоичный код с разрядностью, равной m, который представляет собой код

1 старших разрядов N .

Одновременно с вторых выходов блоков 1 и 2 напряжения поступают на четвертые и пятые входы блока 6, на третьи входы — эталонное напряжение с блока 4 на первые и вторые входы поступают управляющие сигналы блока 7.

В зависимости от величины входного напряжения срабатывает один или несколько элементов сравнения блока 9 формирователя кода младших разрядов. Если напряжение U><(t) изменяется в диапазоне g (0<(t) (g, то напряжение поступает только на вход первого суммирующего усилителя блока 8, усиливается и поступает на первый элемент сравнения блока

9, где преобразуется в параллельный единичный код. Этот код посредством шифратора

И

10 или 12 преобразуется в двоичный код Й и через блок 11 элементов И и блоком элемента ИЛИ 12;. подается на выход формирователя

6. При достижении напряжением значения

U>>(t)=Q сигнал с выхода блока 7 обнуляет вйход блока 6.

Аналогично будут формироваться сигналы при изменении 0 <(Ц в диапазонах

Q „(t) сг д; г Ц <0 „(??) <3 ?? (t) ?? ??. ??. ?????? ???????? ?????????? ???????????????????????? ???????? ?????????????? ???????????????? ?????? ?????????????????? u><(t) = 9, (2 Q,З О ит.д. до (2 — 1) Яне будет

879771

40

45 э выдавать цифровой информации (й», =О).

При значениях „(т), лежащих в диапазонах

Q<0>»»(t)

<2 Р, 3»"»< U>„(t) 4 Я и т. д. до (2 -1) Ч<

10 помощью четных масштабных усилителей. Блок

7 формирует управляющие сигналы следующим образом. При изменении сигнала Ug (t) в диапазоне 0< 08»(т) c Q на один элемент сравнения блока 3 и на входы блока 7 поступает ло гический нуль, при этом на его первом выходе появится управляющий сигнал, поступающий на первый вход формирователя 6. При достижении

U (t) =Q выход формирователя 6 кода младших х разрядов обнуляется.

При изменении напряжения Ux(t) в диапазоне

Q U„(t) 2 Q сработает первый элемент сравнения блока 3 элементов сравнения и на вход блока 7 поступит единичный сигнал, при этом управляю»Ш»й сигнал появится на втором выходе 25 блока 7, который поступит на второй вход блока

6, который снова формирует код младших разрядов. При изменении напряжения U>»t(t) в диапазоне 2 Ц<».1® (t)<3 ?? ???????????????????? ?????????????????????? ???????????????? ?????????????????? ???? ????????????????, ??. ??. ???????????? ??????????, ?????? ?????? ?????????????????? ???????????????????? u (t) ?? ?????????????????? 9 (t)<9; уменьшение числа элементов в аналого-цифровом преобразователе повышает надежность его работы.

Формула изобретения

1. Аналого — цифровой преобразователь с параллельным кодированием, содержащий блок зон ограничений и нечувствительности, первый вход которой соединен с входной шиной, второй вход — с выходом блока эталонных уровней напряжения, а первый выход — с входом блока масштабных усилителей, первый выход которого соединен с первь»м входом блока элементов сравнения, второй вход которого соединен с выходом блока эталонных уровней напряжения, а первые выходы соединены с шифратором, отличающийся тем, что, с целью повышения надежности преобраЬ зования, в него введены формирователь кода младших разрядов, блок управления, при этом входы блока управления соединены с вторыми выходами блока элементов сравнения, первый и второй выходы соединены соответственно с первым и вторым входами формирователя кода младших разрядов, третий вход которого соединен с выходом блока эталонных уровней напряжения, четвертый вход— с вторым выходом блока для ограничений и нечувствительности, а пятый вход — с вторым выходом блока масштабных усилителей.

2. Преобразователь по п. 1, о т л и ч а юшийся тем, что формирователь кода младших разрядов выполнен в виде блока суммирующих усилителей, блока дополнитель -. ных элементов сравнения, шифратора, блока элементов И и блока элементов ИЛИ, причем первый и второй входы блока суммирующих усилителей соединены с четвертыми и пятыми входами формирователя кода младших разрядов соответственно, а выход подключен к первому входу блока дополнительных элементов сравнения, второй вход которого соединен с третьим входом формирователя кода младших разрядов, выход блока дополнительных элементов сравнения через шифратор соединен с первым входом блока элементов И, второй и третий входы которого соединень» с первыми и вторыми входами формирователя кода младших разрядов, выход блока элементов И сое-динен с входом блока элементов ИЛИ, выход которого соединен с выходом формирователя кода младших разрядов.

3. Преобразователь по п. 1, о т л и ч а юшийся тем, что блок управления выполнен в виде блоков элементов И, ИЛИ, НЕ, элемента НЕ, причем входы блока элементов ИЛИ подключены к выходам блока элементов И, нечетные входы которого непосредственно соединены с входами блока управления, а четные входы соединены с входами блока управления .через первый блок элементов НЕ, выход блока элементов ИЛИ непосредственно и через элемент НЕ соединен с первым и вторым выходами блока управления соответственно.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР N 678554, кл. Н 01 Н 33/66, 1977.