Устройство для определения канала связи с минимальным уровнем помех

Устройство для определения канала связи с минимальным уровнем помех

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советснни

Социапнстнческнк

Республик (ii 879784 (6l ) Дополнительное к авт. свид-ву (22) За и нлсно 11.01.80 (21 ) 2868684/18 — 09 с присоединением заявки J% (23) Приоритет (5 I ) M. Кл.

Н 04 В 1/10

Государственный комитет ао делам изобретений и открытий

Опубликовано 07.11.81. Бюллетень № 42 (53) УДК 621.396..66 (088.8) Дата опубликования описания 07.11.81 (72) Авторы изобретения

В.Ф. Попов и В.В, Грибин (71) Заявитель (54) УСТРОЙС гВО ДЛЯ ОПРЕДЕЛЕНИЯ КАНАЛА

СВЯЗИ С МИНИМАЛЬНЫМ УРОВНЕМ ПОМЕХ

Изобретение относится к радиотехнике и может использоваться в системах радиосвязи, в частности в адаптивных системах связи КВ и УКВ диапазонов, Известно устройство для определения канала связи с минимальным уровнем помех, содержащее блок генераторов, выходы которых через последовательно соединенные коммутатор и смеситель подключены ко входу полосового фильтра, блок управления и синхронизации, управляющий выход которого соединен с управляющим входом коммутатора, усилитель, фильтр нижних частот, детектор и преобразователь аналог-код (1) .

Однако известное устройство имеет низкую точность определения канала связи.

Цель изобретения — повышение точности определения канала связи.

Для этого в устройство для определения канала связи с минимальным уровнем помех, содержащее блок генераторов, выходы которого через последовательно соединенные коммутатор и смеситель подключены ко входу полосового фильтра, блок управления и синхронизации . управляющий выход которого соединен с управляющим входом коммутатора, усилитель, фильтр, нижних частот, детектор и преобразователь аналог-код, введены реверсивный счетчик, регистр памяти, два блока сравнения, блок выборки, два блока памяти. квадратор, регистр и управляемый аттенюатор, выход которого подключен ко входу усилителя, выход которого соединен со входом детектора и с первым входом блока выборки, выход которого подключен к первому входу преобразователя аналог— код, выход которого соединен с первым входом фильтра нижних частот, выходы которого подключены к соответствующим входам квадратора, выходы которого соединены с одними входами интегратора, первый выход которого подключен к первому входу регистра, первый выход которого соединен с первым входом первого блока памяти, второй вход которого соединен с первым входом первого блока сравнения и со вторым выходом регистра, ко второму входу которого подключен выход первого блока сравнения, второй и третий входы которого соединены с соответствующими

879 l- -1

15 х е)=к (Ы)ехр тже,-е)=х„1*,соеш, .

+ Х2®5111, Тб . Ь 1

40 где f — центральная частота узкополосного

О входного сигнала блока 13;

Х (+.)-ХИ,)СО В(О, 1(2(+.) -)С (+„ 4И9(+}

X<(t)=X(t) cosH(t), X (t) = X(t) sing(t)—

- квадратурные составляющие комп1 лексной огибающей сигнала . Х(т)

В блоке 13 входной узкополосный сигнал помех в результате дискретизации с частотой

f -- 1/Тд импульсными последовательностями, поступающими с соответствующих выходов блока 4 и сдвинутые относительно друг друга на величину Ь Г-= 1/4 1 при выполнении условия п 0= f0 переносится на нулевую частоту

55 и представляется в виде выборок Х4(ТА), Х (1 Т ) комплексной огибающей X(t) сигнала помех. Выборки Х, (ЗТд), Х РТд) квадратур комплексной огибающей сигнала поочередно этого блока сравнения и оба входа PC 11 с другого выхода блока 4, на ервом управляющем выходе появляется разрешающий ситнал управления и в РС 11 по входу записывается единица. РС 11 своими выходами управляет управляемым аттенюатором 7, который умень. шает свой коэффициент передачи в два раза.

Если в следующий такт управляющего сигнала

U > будет больше напряжения U, то процесс регулирования повторяется, а если (1 < U, 10

ВХ 42. то на втором управляющем вь,ходе второго блока сравнения 10 появляется разрешающий

1 сигнал управления, по которому разрешается прохождение тактового импульса по второму входу РС 11 и его содержимое уменьшается на единицу. Управляющий аттенюатор 7 увеличивает свой коэффициент передачи в два раза.

Если в результате сравнения наполняется условие 0 р U0 U2, то на обоих управляющих выходах второго блока сравнения 10 присутствуют запрещающие сигналы и содержимое

РС 11 не изменяется. Значение двоичного кода

РС 11, соответствующее текущему значению коэффициента передачи управляемого аттенюатора в момент взятия выборок из сигнала помехэ записывается в регистр памяти 12 импульсами управления, поступающими с частотой дискретизации 1> на управляющие входы регистра памяти и дополнительные входы блока 13 выборки с соответствукпцих выходов блока 4, 1-1:1рмиро30 ванный относительно порогового на-:ряжения

0 и сжатый в 27 раз (где 1- = О, 1, 2, 3) сйгнал помех первого канала с выхода усилителя 8 БДАРУ 6 поступает нг вход блока 13.

Входной узкополосый сигнал помех может быть записан в виде

35 преобразуются в двоичный код преобразователем 14 аналог — код с линейной шкалой квантования., такт работы которого залгется с выхода блока 4. В преобразователе аналог — код 14 код вь борок каждой квадратуры в выходном р;-. âcòðå сдвитается влево па количество разрядов, определяемое кодом коэффициента передачи управляющего aTTeíþàòîðà 7 и поступающим на дополнительный информационный вход преобразователя аналог-код 14, с выхода разрядов регистра памяти 12. С выхода преобразователя аналог-код 14 параллельный код квадратур .,4 (КГд), X2(Dg) комплексной огибающей

1 сигнала помех в полосе gf полосового фильтра

5 поступает на информационный вход фильтра

15 нижних частот, имеющего несколько полос

0 Р . gf измерения помех, задаваемых в зависимости от обеспечения требуемого режима связи коэффициентами, поступающими на разряды управляющего входя с выхода второго блока памяти 18. Режим связи (адрес коэффициентов) задается кодом. поступающим на вход второго блока памяти 18 с выхода блока 4.

Коэффициенты фильтра 15 для выбранного режима поступают из второго блока памяти 18 на фильтр 15 последовательно по такту кода сигнача адреса. Фильтр 15 последовательно во вре».. ни отдельно фильтрует квадратуры

Х. (РТд), ХЭ(ХТ ) и выдает параллельным кодом на оба информационных входа квадратора

17, по одной, последней íà шгтервалс Т измерения пои х, выборке квадратур установившегося выходного процесса фильтра, Эти выборки квадратур записываются в приемные регистры квадратора 17,. представляющего из себя перемножитель, сигналом с управляющего вы- хода фильтра 15 н последовательно на интерваи

Т возводятся в квадрат Х„, Х с определенным тактом, поступающим на дополнительный вход с вы:;ода блока 4. Параллельный код

2 квадратов последних выборок квадратур Х„, I

X комплексной огибающей помех первого

2 канала в полосе ЛР поступает с информационного выхода квадратора 17 на информационный вход интегратора 21, С управляющего выхода квадратора 17, соединенного с соответствующим входом интегратора 21, поступаеТ управляющий сигнал записи в интегратор 21 кода квадратур информационного входаа

Интегратор 21 работает следующим образом.

По переднему фоонту сигнала интегратора

21 триггер 35 по соответствующему входу устанавливается в единичное состояние н своим выходом разрешает прохождение через первый элемент И 30 на вход pacnnеделителя 34 импульсов (РИ) тактовых импульсов, поступгюших

1 с определенного выхода блока 4. РИ 34 выделяет восемь - актовь;х импульсов в::ода. Импульс

С >II>Ia:»(a гi .:: liooò(»:: Ia Вх, (> (Ь> .! >>Г >i)> вх(; б>>ока 23 пя> !!(7((,i >:Il>öcw>вяет

:!Е()«)ЬI { iP«{3:,*,!Ii> -: O ..I > P г>!Ь>а(ОР» ()

В.>(бо>>к {: ервой квялрат: »», (Вх:); (н: п(-.

>и;>р>(aьи -. ого cb> lia!!a, я =,Q . т(;-ой >;p>lc>>(i{ûé

С>7>,lii>i ii f(i(Ò (Ip::ia(l>>(»>!l 1>i >3 :;(>, C) ÌÌBT()p>a

ВЬ(Х Она . .I()!F3 .> И 33((!l ап!!! l!< 13 >!С >„ ДНОХ{ ,, ".. ."lя Ор .. ; Кл,((ыва(. (-: 0> cp)(;HMoc цриIН 1: 03(11Ñ>1>ОВ «! ()СЗ(!Ib,")Т СЛО>К "il(Я .!3>i,{."»!

В - Оег-{CF() РЕЗУН>.;BIB . Игна;>ОМ. »>;.. Г>, ПЯ.

>,» н;;ол г)чок.-;;„. I> -.-,v!>aTBT ",))ксн«>я с >{ыхода

>яF, f i>,I =. т О р;>. 2 2 3 а:1 В{ с ь (В я ется > "л о к,. . » I! > «,7 !Р-,;(>, С;>01(,СIC HVW)l((Е>{>) >fCPHi 1) 1{З.;:(, Г>ЯЕ" . >V,i".

> ..:.. (QQTHCICTâvFw)è,cму Входу об(> сь Ва- - lся г !. ).1-„, >! . 3 » -!.>>> ((>.)-)ХО >С,-,,И(3>, т(. -;(,>Х И>>!.

>(.!» П; «(i-:. 1)ОI!(!0 i ВО(>Ь!»!i.i >!Н>ПУ!Ã> " .. ( г (., : I(!)I, о! е 11000ГО ;i;v.(,ca (а !>j>у! Ой БХО;1 и>Г> с pa i ();> (>т(кл pa()>01ы., )Bcc. :: cò!)cíã! ûé В1>(гл(е.

TfQl)TQPH> т! Я Ч >.>>>»>",>3> От)Е ) ТР»(>>; V!WC ск Ia,Ii>(2a(0(c" «(Валl>ат л пеРВО«(кlз IPBTvP> l Х . зап 1caH!i ):{» б:l()l(23 30 Bl;!)cc сового ВН!1»а> 2

Вт() (>ОЙ сваДРатз Ры Х т, 1>ос (> Нагоl(>ей >(3 и>:(jloj1. » Iijloff«ib(A !)Хо,!(";,У, .F".17>{азОРВ "., с !())Qo>F» 1>J1f(!i>I{F Q >ЗЫ ".: >Д» КЦ, :, ; ОЗ »OB i, i>i!РВО (; .3;

»а c«(T!ia)>a !!о".ех. Результат сло)кс«птя Х

2(;, ;,-;- за((ись«вастся п блок "3 ((О 3. ((>есу и=

ВОСО К>пlя>>а. >С >Ит(>НЬ 2 j C«f!(> „>Ora(!j(Q С ВОСЬ! .l> iv! ." - > Ii!ii

О;я,тОРОГО П;»:Ла ПЕ(>ВХОДИТ 9 НУН(.ВОЕ >СТО> .."

>ii-" a >33!1i>ВЯ ТСЯ В Е>>иl(ИЧН()Е ОСТОВ:IИС 1> С I, >Hi: »(>>IХОдо.>! изменл ст 3> . !) Сс И!(01 ri »; 0(!j от(1 >1. и»яя амят к анал!3v Вт(н:QIQ кя> яла 7>армс:,, :,од адреса, - -. Поступает Hа Вход р. истра паI i" т!>:.! .. ст )Оиство »лог . О к измерсниго 310рого к(1>l:=,1"; по .чех. C ВыхОДЯ .)лока поступ>>с> .: !!)ВВ! %>о>ций и ° натн па fifo(!13»ÿf()ùj>!É зхо>1 ,:сммутатора 3, который подкннтчает к унрав,i« .:Пыле:г .у Вх(;цх> смесителя (с>(сь»! О»1>,>(() боле(1:,>оку«с частоту писка гс;(ераторов 2. а )ияХОДВ il ) Ii()CQI>O; () QHjfbTpa > Вь(ле»ТЯСTCH (Гг(:ал помех Второ(о канала, которь(Й !!рохопит весь

0(>г смо)>)(н(!b!H Бьппе тракт Доработки >! разу>>ь т.-:. (сложен)>г> В сумматоре 2 . Кг>адратов Вто,:!)Яо кана.;::-., Помех записывается в R!Q,"c !

fQ апр»,. >ЗТOOQCO Ка(73>)3 Г)О>ИЕХ. .(10П«":po я((»(» а>тг=:..а 25 СВОИМ ВЫХОПОМ "Адр С Х» уетв(>ав:«(aaeT адрес блока 2. д))я приема и(>(«)ормапни третьег0 канала. 1акнм >ке образом и-мс.

P> ОТ(Я И ВСС ДРQ> Êa К3ИЯЛЫ ПОМЕХ. («О ОКОНча:и яни>из!» например,. четвертого канала

F >с. поь(х, (coaw(й фщ)мироватс>lь aijDcca л-> С -)() .;.>;; : С вЂ”, - ; i-. ОН:-. C«(I{XPQ«- .(io " ОСЬМЬ(Ь(. М.

i >w х (! !)" ! ядр(: 1..,::, Вто, . Ь, -:- -:ь я !(>Сс)

В1 )(,)! О (>И! ЗЯ 3 >С Сь:>ß I >(: >> ,: »Г>: . » Ь>; Qi) j);> Оо (К>1:.", .1{(:.,::,К; . " i I, H ;I-!, п;>{lьс)1>, с«(1>нга. -...;.--,;;::: Лс с:" хо.l РИ 34

»{.! Я . 1> ) ....:» 11{

i, I Я С Г С Я i i(. . г > («{ 0 H {f { ! > Р Ь { 3! («> Е И i: I » !. >О I И Э " >, В Я .н(брас;-- Васa a и(>:li-, )к а:{ан!>эа::анало-". ,-,()«>н)п>(ется яня: „;; »»; );(сr:матрен,-;«>(!v! ». > >!. Н{и>сл>а- = 3 > )>(»!и рг (> 1",) >

>(1»ИКа >; "i:)(FF» I{ ",;J{a (>(ia y(l-ll!BW Ва(ТСЯ

Hh >гг>> : "i> И 1»1 «Q )>> >(>(ТЙ ак l о(> по (>>{),;>,г. ": ", " О>!

» !) > 0 В",. >«I В i . . "!! ;), ТПЕTBC! С и >т такт 1Р;:: ..>>1-!г!.с(! !»! ->>(з(>:,-видно„(((р

Ъ Q;>iти! н -. заг!Нсь Вяы Г>{ .1 - l(.I(>!I:, .;с!10»с!{Пиально! о средлег"» ны»нслс .. ы >к>,= ггог>итму нг >

i /

A ","1,; + °

Цэо «4

10 и т.

В<7 аи,:)<ЭЕ (<;< ЛС",, j; 1<И(ЛЗ .iOE!!СД(<Е( такта, зл(>((мер. К"=. . Ja. T .1, p-a ..-

/ .с прк этом кз вьгходе третье. 0 элc ic: тз .1 32, ВХО T!! «O)OPOIO СОЕДИНСНЬ:, ";;u))

Бер)о(О .>.!емс (тз (! 33, Быто;(. н;>зарядов :.. <);>5 0 ет (1лкз 29, ВьlхОЛО.«. —.с. (i(e Jlл . -1 !1 В! 1 -c до>::)1! 34, !(îÿBHÿcòñÿ оа Осэ .-л((ц и л нз.(, З,.м разрешающим сигна:(о,;, (:< . Лзю (и 1

21 и Вхс.! pep!)C-,pa .—.;:,:,. i H

27, записывается В не(э к> . H(, )op)5яш: о 1;C..,);.

В",ОДУ КОД МОШНОСтн .".Г ае.,:.> i, ПЕ.-." : КЗ(!ала, поступающий с выхода .-.у ;,:3):5,>:. .. . и.

- мфог>мационный вхо.;: :с(5<с 53 и Бьц<ол интегратора . .. и ПГ:; ".:;;.:.. 3 кер>зогэ кана; 3 и(мех, пост)(ta.:;.Г ) ((, )).о,)ь) . .лрсс

Х", ),л!) с у;: кс 73 лзмт-:H . ад(эу!ых

Вь ходов .:бо(х фс,>:, 1<р 5; Tc>:i эд-сс<>Б.

1!3:, .; С Эi,i !, ",3 И)< С(<РВТ<;! ;;- . Гпi); zieTCTB K2i i, чк(сго >сз:..".. 3., .::.:!

1 знала.,;Г>эт iia c!i!:. ä; - " H Ô)oii -.i.":„- „-, 5

iOi=f)BO!: О: к3 . ра(11("* .(<5» () С В . (J<>t a i, i3 (<ь- 3, -.).(>: 1, t!o;, .:.;,:; .:;„т-(, "(ерВого бл(7!ca с -Вк(11»з !о, .;:- с ", 0 <а

И)(т (Pa)Qiia :: г;.РЦГ,!!ii)(, „!(Hi -,1(,цй ,с; О к->л:-10.,)ех со .,Го; о< -, -ль(х >егиГТI 1(с Тр эa!! "" . i < и:и Г 1-5.;;i>.(а „к <<ь 5 Jl!,110 кал<;;".. поcT57 (3;o цкм»з упр:;::1!CHC.". Бхс,".

ПС1)БОГС <).:Окз < ii",!IC!tк)i 1(- . B;;3ÕÎËÂ H)HTCÃ1 а <5;р ?! 0377 (!3= ся:-Oxoa;cH "a! ) 0BB! -: кмПУЛЬCOB. НОС;, 35<> 5 ((Х На 15(>i!Оллк(Гь!»!H

<прaBJ):ioщ(э, зх;)д пе-.во(о o:!0(Та сравненил

j 7 - BBp-ода бло«з - . (Б.лхо а регистров перв<зго б;ц>ка срав . =: Ия О и-, )сдовательныи код -Висел -..:, . .pc: —:: О стар(ним<3 рзэрядзмк БгеОед лостуг(зст кз с;е(му порзэр."".диего срав:(ения

) се51. Схема п0033Р IJ(ffo . < .. эв((енt)J(o<)H. РУжэ(B3C ЕДИН:. -У К5>ДЗ П. РВОГО КГЗО(зп."-:Д3ЮГЦЕГО

iOi Ou ";)>КИЛ|ОМ< Э:ШОИЛ)ЕК:!(-!Х Р!ЗРЯДОВ КОДОВ чисел 1 гыдзет ситнал эацре5::. на Крох<>жденке

Tat ТОБ Гх ИМ(!УЛ;)СОВ (ГЗ БХО!ТЬ. PCI !!CTPOB. ЗГИМ сигнзлом., если обкзруже((ная единица принадлежит кол5у чиГлз до)10лнит льiioГО lрие .БОГО р :гнсгра п-pBOJO,):,0KB cp;ia:.синя 19, псрепксы вается ";; -.«Гкс.г; 70 содержимое гегистра памя5 тн 27 инге< oaTopa 21. 15 с. 1е;1) В>,(lки инте17БЗЛ Т

;::,: .Гь вToр<ио цнк: а ц)мерския помех iio . ."3> " <. BI!.<.) (3 ин! ГГ1 . Topa .. 1 эаписыв(<стся

< i )ff! IÉ pCi HCTp lC!)BOl 0 б:5ока C1>3BHEHHH

Гс(мо .tifiocT!i помех BTopo(0 кзнa÷a. 8 д(1»

)лк)(т.=эы<ь(н pct кс < p этОГО ж< блока код I H)(I)п(мех перв<по кана(13, а Б регнс о па:): 27 информация о моп;ности IIot

Г ... ения кол-.В помех первого и второго к-.f)a; ло)з. Ес:)и Б резу:!Лгзте сравнения болынкм

5«(10;)схе Окажется первый канал. То в реГ(1,::;: 20 перс:l!

: . oЛи tv, рассматрсннол(у Вьице. Если больш)Г . По помехе окажется 2-й канал, то управ,. )Г лий выходкой сш нзл первого блока памяти . "с ."ET !Icpcl)Hct инфорлlаци)! Б псГI . 17 20 . "(3 рсгист >3 памяти 27, и г регкс;ре

50 -

"(.i>>3 !!СМ пол«..х. й»сэ).73тзтс сравнения Bce, < Ka гэ.)< .- 3 к )нt!с 13)1<дцзть втс рогo цикла интер. < B;)c tc!t;f анализа в рсгистгс 20 со-::.:(ся нкфо(>),(зикя о Kзкat(е < номер канала, ко.".,<7;!<1«>CT.t пол .сх1 с м)п(1(л<:.эьцым уровнем и )ме." для выбрзш(ого режима связи.

C кH :-.формационного Выхода и дополнительно п((ЬО:)мационного BI;I. )о,-„ .-., Пя o Ka:-)зле с мкннмзльным vpoB(1;".1

:! < ..); э ".)неы Б,(с тГ я по соотВ с-,".т(зу юшим инфс)р "

"»ь(м входам в первый блок пзэ(ятн 16, . ...рес 5л»аписи входной информации первого кз (3:-(яти 16 определяется режнмол(связи ..,ается кодом. пост) ïa!0ùHì на соответству ш; ... 0,!, этого бло(;а с выхода блока 4.

Уг„..-: ::":., . эзшгсью к считыванием осуц(ествля;:.=i )5 правлякццсму Bõî>7ó первого блока сиГналом, поступающим с с00ТВсТ

>) < лд-.: Г ь)хода блока 4. Таким образом, : т1 Гй; т,0 осуществляет квази)эаратцтелы(ь(й

35,э;::э )Bo.-a.х, например, !цсстналцатк каналов

; цикла анализа каналов 16 Т. Полплй эн; кзпзлов I(oMcx осушествляется по тралл>ВТ)< . = м . аккм (ц(клам анализа, при Т вЂ” 0 мй л---:. "к - Бремени усреднения помех составляег !

« = ;:.)i.2 с, . (;O÷c того, устройство позволя61 .;-.--.:е, . 37:.Вльнс -ировссти анализ пол<ех для рззл)эп:.- .: ре.«кмов свяэк и иметь в первом бл .:;: и ятн 1 - .шформацию 0 лучших как лах для кз>(<лого нз рзэлнчнььх рс.;((мов cB)13M

Г() 0 -.. v B 3 " ç о 6 1, c I å H H B

1. Уст(7(.с(с:",o:,,3 Гл:)c;;cate!0(>. канала

СРЯЭI(С Л<т()!((Ма .! НЬ(М ) 1 >Бi!CМ I:Otл)л<)>т )тор и смеснт-".Гь йо <«>! "> teilü <(О 1)ходу пол<)соВС: .7

<1iHi, . б 55 у5!ГBB,(ск)1)- . !i < (5<х рок :"..33(Оп(, 3 /97:.М

,>чравпя*ю|ций Выход которого сосди||сн ; !!;:авляюцгим входом комму-.атора, усилитель, фильтр нижних частот, детектор и преобразоват л» аналог — код, о г л и ч а ю щ е е с я тем., что., с цел»ю повь,"щения Tovlio=TII определежи канал-. связи, Введены реверсивный счетчик, регистр памяти, два блока сравнения, блок выборки, два блока памяти. квадратор, регистр и управляемый аттенюатор, Выход которого подключен ко входу усилителя, выход которого

:.Оединен со входом детектора и с первым входом блока выборки, выход которого подключен к первому Входу преобразователя аналог <од, выход которого соединен с первым входом фильтра нижних частот, Выходы которого подключены к соответствующим в.одам квадратор"-„Выходы ко-орого соединень. с одними входами интегратора, первый выход которого под .<лючеп K первому входу регистра, первый вы. хор которого соединен с первым входом перВого блока памяти, второй вход которогз ñoåдинен с первым входом первого сравнения и

=o Вторым Выходом регистра, ко второму вход, которого подключен выход первого бло><а сравнения, второй и третий Входы которого соединены с соответствующими выходами интегратора, другой вход которого соединен с первым Выходом блока управления и синхронизации, В opoA Выход KOToporo подключсн к

:"рет»ему входу первого блока памяти, четвертый вход которого соеди|ен с третьим выходом блока управления и синхронизации и с

Первым входом второго блока памяти, Выход

JI!vi входом второго блока памяти я етвертым выходом блока управления и синхрсиизацин, пятый выход которого подключен

-сгистра памяти, входы которого соединены с соответствующими входами блока выборки и с Одними Выходами блока управления и синхронизации, другой выход которого соединен с г|ервыьпт входами реверсивного счетчика и перв|>п входом второго блока сравнения, выходы которого подключены ко вторым входам ревер. сивного счетчика, выход которого соединен со вторым входом регистра памяти и с управляю.,Им входом управляемого аттенюатора, сиг>альный вход которого сосд| нсл с выходом полосового фильтоа, причем Выход детектора подключен ко Второму Входу Втор; го б.-:о|<а сравнения, а шестой и седьмой в»|хал» блг:ка упОаВЛЕНИЯ И СИНХРОНИЗа|еИИ СОЕПИ||С>,»1 СООТВЕтственно с управляющим Входом квадратора и с четвертым входом первого блока сравнения.

2. Устройствопоп. 1,отличаю щее с я тем, что интегратор содержит сумматор, Выход которого подключен к первому входу блока памяти, выход которого соединен с IlepВым входом сумматора, Второй вход которого соединен с первым выходом распреде тителя, ко входу которого подключен Выход первого элемента И> один вход которого соединен с

a»>"oäîì триггера, первый вход которого соединен с первым входом первого формирователя адрес,: и вторым выходом распределителя, третий выход которого подклю: ен ко Второл .у

Входу блока памяти и к третьему Входу сум:атора, четвертый вход которого соединен с

Выходом BTopoI О элемента И>, пе|.вый Вход 1;О|Орого соединен с четвертым выходом распределителя., пятый выход которого подключен к третьему Входу блока памяти и к первому входу третьего элемента И, второй вход которого соединен сс BTGp»IM входом Второго элемента Н, выходом делителя н . о Вторым входом первого формирователя адреса, одни

Выходы которого под <лючены к соответствуюЗО щим входам Второго формирователя адреса, первый выход которого соединен со входом первого счетчика, выходы которого подключены ко входам четвертого элемента И, выход которого соединен с третьими Входами ьторого и третьего элементов И и входом ",торого счетчика, В»|ходы которого под:<лючены к соотВ,".тствующим входам третьего элемента И, выход которого соедтнен с первым вхо ом регистр" памяти, второй вход которого соединен

|О со Вторым Выходом второго формирователя адреса II c четверть|м Входом 6I!o;< памяти, пятый Bxoj> KOTop>.>FQ соедине|>* с другим 9»IxogoM первого формирователя адреса и с третьим в:;,îäîì регистра памяти, причем птестой выход

4; распределителя подключен ко входу делителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР М 3411á9, кл. H 04 В 15/00, 1970 (прототип),