Устройство для синхронизации вычислительной системы

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик (i i)88171

К АВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ (6E ) Дополнительное к авт. свнд-ву (22) Заявлено 13. 02. 80 (2! ) 2886568/18-24 с присоединением заявки ЭЙ (23) Приоритет (51)NL. Кд.

G 06 F I/04

3ееударстеапный каа!мтет

СССР

Опубликовано 15.11.81. Бюллетень № 42 пе делам нзобретенив в втарытнй (53)УДК 681..3(088.8) Дата опубликования описания 18 . 11 ..81 (I !.

В.М. Кузавков и О.П. Самотуяин

I !

Научно-исследовательский институт управляющих вычислительных машин (72) Авторы изобретения (7! ) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНКРОНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ

СИСТЕМЫ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах тактового питания вычислительных комплексов на базе перестраиваемых однородных

$ структур, а также многомашинных вычислительных комплексов.

Известно устройство для синхронизации вычислительной системы, кото!

О рое содержит задающий генератор, формирователь временных интервалов, согласующий блок, сумматор по модулю два, триггер и счетчик. Синхронизация осуществляется таким образом, что

E$ при отказе задающего генератора или формирователя временных интервалов, ко".да на выходе формирователя временных интервалов устанавливается 0, формирование тактовых импульсов в выходных шинах начинает осуществляться от задающего генератора другого устройства для синхронизации, находящегося до этого в горячем резерве!.1) .

Йедостатком известного устройства является низкая надежность, так как при отказе задающего генератора или формирователя временных интервалов, когда на выходе последнего устанавливается логическая "1", формирование тактовых импульсов в выходных шинах прекращается.

Наиболее близким по технической сущности является устройство для синхронизаци группы блоков обработки данных, содержащее задающий генера-. тор, выход которого подключен к первому входу формирователя временных интервалов, второй вход которого соединен с выходом триггера, а выход— со входом согласующегося блока. Устройство содержит также сумматор по модулю два, дискриминатор длительности импульсов, представляющий иэ себя последовательно соединенные интегратор и пороговый блок, вход дискриминатора длительности импульсов подключен к выходу блока формирования

881719

55 ияпульсов и к первому входу сумматорапо модулю два, а выход — к нулевому входу триггера, выход которого соединен со вторым входом формирователя временных интервалов, а единичный вход — с выходом сумматора по модулю два, второй вход которого под ключен к выходу формирователя временных интервалов 1.23.

Недостатком данного устройства является низкая надежность, что объясняется следующим Характер отказа в задающем. генераторе или формирователе временных интервалов может быть таким, что в результате отказа на выходе формирователя временных интервалов с равной вероятностью установится как логический "О", так и логическая "1".

Когда в результате отказа на выходе формирователя временных интервалов устанавливается логический "О", происходит на логическом уровне автоматическое отключение от выходных шин

I отказавшего устройства и включение работоспособного устройства, находящегося до этого в горячем резерве.

После переключения устройства продолжается нормальное функционирование вычислительной системы. Однако если в результате отказа на выходе формирователя временных интервалов установилась логическая ",1"",,то отключение отказавшегося устройства и включение работоспособного устройства не ! происходит и вычислительная система прекращает свое нормальное функционирование.

Ф:

Цель изобретения - увеличение надежности.

Поставленная цель достигается тем, что устройство для синхронизации вычислительной системы, содержащее задающий генератор, формирователь временных интервалов, блок формирования импульсов, сумматор по модулю два, дискриминатор длительности импульсов, триггер, причем выход задающего генератора соединен с первым входом формирователя временных интервалов, второй вход которого подключен к выходу триггера, а выход соединен со входом блока формирования импульсов и с первым входом сумматора по модулю два, второй вход сумматора по модулю два подключен к выходу блока формирования г импульсов, в устройство введен элемент ИЛИ, первый вход которого соединен с выходом сумматора IIo модулю два, второй вход соединей с выходом дискри5

1О !

ЗО

45 мйнатора длительности импульсов, а выход подключен к нулевому входу триггера, вход дискриминатора длительности импульсов подключен к выходу формирователя временных интервалов, к входу блока формирования импульсов, единичный вход триггера подключен к выходу задающего генератора.

На чертеже представлена блок-схема устройства для синхронизации вычислительной системы.

Устройство содержит задающий генератор 1, выход которого подключен к первому входу формирователя 2 временных интервалов и: к единичному входу триггера 3, выход триггера 3 соединен со старым входом формирователя 2 временных интервалов, выход которого подключен ко входам блока формирования импульсов 4, дискриминатора 5- длительности импульсов и к первому входу сумматора 6 rio модулю два, второй вход сумматора 6 по модулю два соединен с выходом блока формирования импульсов 4, с выходом 7 устройства 8 для синхронизации вычислительной системы и с линией связи 9. Выход дискриминатора 5 длительности импульсов и выход сумматора 6 по модулю два соединены с соответствующими входами элемента 1О ИЛИ, выход которого подключен к нулевому входу триггера 3.

Устройство работает следующим образом.

При включении питания один из задающих генераторов I устройств 8 для синхронизации вычислительной системы включается раньше других и начинает .генерировать импульсную последовательность. Первый импульс этой последовательности задним фронтом переключает триггер 3 в состояние логической "1". Сигнал логической "1" с выхода триггера поступает на второй вход формирователя 2 временных интервалов и разрешает прохождение импульсов с выхода задающего генератора с соответствующим формированием их параметров с первого входа на выход формирователя 2 временных интервалов.

Таким образом, второй импульс упомянутой импульсной последовательности поступает на вход блока формирования импульсов 4. На выходе блока.фор- мирования импульсов 4 формируется импульс, повторяющий импульс на его входе. Этот импульс поступает на выход 7 данного устройства 8 дпя син8817 I 9 хронизации вычислительной системы и через линию 9 на выход 7 других устройств 8 для синхронизации. Поскольку логические сигналы на первом и втором входах сумматора 6 по модулю два данного устройства 8 совпадают, на выходе сумматора 6 по модулю два. будет логический "0". Дискриминатор 5 длительности импульсов формирует на своем выходе также логический "0", поскольку длительность единичных сигналов на его входах не превышает установленных значений. Отсутствие логическоц "1" на входах элемента 10 ИЛИ приводит к отсутствию информации на нулевом входе триггера 3. Триггер 3 продолжает оставаться в состоянии логической "1". Аналогично поступают на выходы 7 устройств 8 для синхронизации вычислительной системы третий, четвертый и т.д. импульсы упомянутой импульсной последовательности.

Если задающий генератор 1 данного устройства 8 оказался менее инициативным и начал генерировать при включении питания импульсов последовательность не первым, то импульс с инициативного задающего генератора поступает на второй вход сумматора 6 по модлую два, когда на первом входе этого сумматора будет логический "0".

Несовпадение логических сигналов на входах сумматора 6 по модулю два приводит к формированию на его выходе логической ")". Эта логическая "1" поступает через элемент )О ИЛИ на нулевой вход триггера 3 и переключает

его в состояние логической "О" или, если триггер 3 к этому моменту находится в состоянии логического 0, запрещает ему переключение в состояние логической "1". Для организации нормального функционирования устройства 8 можно использовать К-триггер, в качестве нулевого входа — вход Й, а в качестве единичного — вход С, при этом на входе 7 и К должны быть . поданы соответственно логическая "1" и логический "О". В этом случае нулевал вход. имеет больший приоритет, чем единичный, и переключение триггера в "1" происходит только в том случае, когда информация на установочном (нулевом) входе отсутствует.

Если в промежутках между импульсами, действующими на нулевом входе триггера 3, произошло переключение его в

"1", то к моменту действия импульса

Ю на первом входе формирователя 2 вре5

)5

"1". При этом предполагается, что работоспособность формирователя 2 временных интервалов по второму входу

50 при упоминавшемся отказе компонентов не нарушается ° После установления на выходе формирователя 2 временных интервалов логического "0" происходит переключение устройств 8,с изменением их инициативы, что ранее уже рассматривалось. Вычислительная система продолжает свое нормальное функционирование. Таким образом, в сравнеменных интервалов триггер 3 сбрасывается импульсами инициативного устройства 8, поступающими на нулевой вход триггера 3 из линии связи 9, и прохождение импульсов на выход формировате-. ля 2 временных интервалов запрещается, Таким образом, импульсы устройств

8 с менее инициативными задающимйг1 =»- —нераторами ) в линию связи 9 поступать не будут.

Если в результате отказа электронных компонентов схем на выходе формирователя 2 временных интервалов инициативного устройства 8 формируется постоянный логический "0", то одно из работоспособных устройств 8 захватывает инициативу. Триггер этого устройства не сбрасывается в "0" и единичный сигнал с его выхода разрешает прохождение импульсов задающего генератора 1 в линию связи 9 и на выходе

7 устроств 8 для синхронизации вычислительной системы.

В отличие от известного устройства данное устройство 8 для синхронизации вычислительной системы позволяет сохранить работоспособность вычислительной системы, если в результате юотказа электронных компонентов схем на выходе формирователя 2 временных интервалов устанавливается постоянно уровень логической "1". Дискриминатор 5 длительности импульсов определяет, когда длительность сигнала логической "!" на выходе формирователя 2 временных интервалов превышает установленное значение. Если это произошло, то на выходе дискриминатора 5 длительности импульсов формируется логическая "1", которая поступает через элемент 10 ИЛИ на нулевой вход триггера 3, устанавливает этот триггер в логический "0". Нулевой сигнал с выхода триггера 3, действуя на втором входе формирователя 2 временных интервалов, запрещает формирование на его выходе логической

881719

Формула изобретения

ВНИИПИ Закай 9971/72 Тираж 748 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 нии с известным устройством надежность данного устройства для синхронизации вычислительной системы увеличена, Увеличение надежности способствует тому, что затраты на ремонт вычислительной системы уменьшаются, как следствие увеличивается эффективность использования средств вычислительной техники, что приводит к уменьшению стоимости обработки информации.

Устройство для синхронизации вычислительной системы, содержащее задающий генератор, формирователь временных интервалов, блок формирования импульсов, сумматор по модулю два, У дискриминатор длительности импульсов, триггер, причем выход задающего генератора соединен с первым входом формирователя временных интервалов, второй вход которого подключен к выходу триггера, а выход соединен со входом г блока формироваиия импульсов и с первым входом сумматора по модулю два, второй вход сумматора по модулю два подключен к выходу блока формирования

5,импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в устройство введен элемент ИЛИ, первый вход которого соединен с выходом сумматора по модулю два, второй вход соединен с выходом дискриминатора длительности импульсов, а выход подключен к нулевому входу триггера, вход дискриминатора длительности импульсов подключен к выходу формирователя временных интервалов, к входу блока формирования импульсов, единичный вход триггера подключен к выходу задающего генератора.

Источники информации, 20 принятые во внимание при экспертизе

I. Авторское свидетельство СССР по заявке 9 2682653/18-24, кл G 06 F 1/04, 1978.

2. Авторское свидетельство СССР

25 Ф 660043, кл. G 06 F 1/04, 1979 (прототип).